基于FPGA的信号发生器设计论文.doc

摘要 信号发生器是数字设备运行工作中必不可少的一部分，没有良好的信号源，最终就会导致系统不能够正常工作，更不必谈什么实现其它功能了。 本次论文主要研究了基于FPGA的函数信号发生器的设计思路与软硬件实现。首先介绍了本次设计任务的总体设计方案，以及该方案中涉及的知识点，所使用的软件及硬件基本知识。在此基础上进行了硬件电路的设计，主要采用DDS（直接数字频率合成）方案，采用了Altera公司的低成本cyclone II系列FPGA的EP2C5QC8作为核心芯片，构建了外围的0832DA转换电路，以及1MHZ低通滤波电路。再次介绍系统软件的设计过程，给出了FPGA自底向上的设计思路，以及各个底层模块的设计原理与思路分析，最后介绍了相关软件的应用知识。最后一段介绍了论文的相关结论，进行仿真调试的过程。实现了设计任务的频率从100HZ到1MHZ可调，幅度从0.1V到5V可调的功能。系统的设计方案和设计过程具有参考和学习价值。 关键词：信号发生器 FPGA Modelsim Verilog语言 Abstract The signal generator is an essential part of the work of digital equipment operation, without a good source, and ultimately will cause the system to work properly, not to talk about the achievement of other features.This thesis studied the software and hardware design of the FPGA-based Signal Generator. First introduced the overall design of the design task, and knowledge involved in the program, use basic software and hardware knowledge. On this basis, the hardware circuit design, using DDS (Direct Digital Frequency Synthesizer) program, using Alteras low-cost cyclone II FPGA series EP2C5QC8 core chip to build a peripheral 0832DA conversion circuit, and 1MHZ low pass filter circuit. Re-introduce the system software design process, given FPGA design ideas from the bottom up, as well as the design principles and ideas of the bottom module, and finally introduced a software application knowledge. The last paragraph of the conclusions of the paper, simulation debugging process. Design task frequency is adjustable from 100HZ to 1MHZ function of the adjustable range from 0.1V to 5V. System design and design process has a reference and learning value. Keywords: Signal generator，FPGA，Modlesim，Verilog HDL 目录 摘要 I Abstract II 目录 III 前言 1 1 概述 3 1.1 FPGA简介 3 1.2 modelsim简介 8 1.3 DDS 基本原理介绍 9 2 设计方案 12 2.1 总体设计思路 12 2.2 方案论证 13 2.2.1方案一 13 2.2.2方案二 13 2.2.3方案三 14 2.3 方案确定 14 3 硬件电路设计 16 3.1 硬件设计注意事项 16 3.2 DA电路 16 3.3滤波电路 18 3.4 硬件电路实现 20 4 软件设计 21 4.1 波形产生模块 21 4.1.1正弦波 21 4.1.2 矩形波 23 4.1.3 三角波 24 4.2 频率控制模块 24 4.3 相