基于FPGA的直接数字频率合成器的设计和实现.pdfVIP

集成电路应用 基于!#$ 的直接数字频率合成器的设计和实现 西安交通大学电信学院电子物理与器件国家重点实验室H[ !%%J ）周俊峰 陈 涛 摘 要： 介绍了利用 的 器件 （ ）实现直接数字频率合成器的工作原 =/,*). 0@A= =:B? B@ !C#% 理、设计思路、电路结构和改进优化方法。 关键词：直接数字频率合成H’’5I 现场可编程门阵列H0@A=I 直接数字频率合成 （ 低通滤波器 。频率累加器对输入信号进行累加运 ’()*+, ’(-(,./ 0)*12*3+4 543,6* 7 HD@0I 即 一般简称 ）是从相位概念出发直接合成 算，产生频率控制数据 （ 或相位步进量）。 8(8 9 ’’05 9 ’’5 ! V)*12*3+4 W.,. 所需要波形的一种新的频率合成技术。 相位累加器 由 位全加器和 位累加寄存器级联而 目前各大芯片制造厂商都相继推出采用先进 成，对代表频率的 进制码进行累加运算，是典型的反 :;5 工艺生产的高性能和多功能的 芯片 （其中应用较 馈电路，产生累加结果 。幅度 相位转换电路实质上是 ’’5 # S 为广泛的是 公司的 系列）为电路设计者提 一个波形存储器，以供查表使用。读出的数据送入 =’ =’#? 9 ’S = 供了多种选择。然而在某些场合，专用的’’5 芯片在控 转换器和低通滤波器。 制方式、置频速率等方面与系统的要求差距很大，这时 如果用高性能的 0@A= 器件设计符合 自己需要的 ’’5 电路就是一个很好的解决方法。 =:B? !C 是 =/,*). 公司着眼于通信、音频处理及类 似场合的应用而推出的 器件芯片系列 总的来看 0@A= 9 将会逐步取代 0DB? !% C 系列，成为首选的中规模器 件产品。它具有如下特点： （） 采用查找表 （ ）和 嵌入式阵 ! =:B? !C DEF B=G H 列块 相结合的结构，特别适用于实现复杂逻辑功能和 I 存储器功能，例如通信中应用的数字信号处理、多通道 数据处理、数据传递和微控制等。 （）典型门数为 万到 万门，有多达 位的 ! !% J!# K=; （每个 B=G 有 J%L 位 K=; ）。 具体工作过程如下： （）器件内核采用 电压，功耗低，能够提供高 M N# O 每来一个时钟脉冲 ， 位加法器将频率控制数 $+/ T 达 #% ;PQ 的双向RS 功能，完全支持 MM ;PQ 和 LL ;PQ 据 与累加寄存器输出的累加相位数据相加，把