《微机原理及接口技术》第二章.ppt

本课程教学模块 第二章、微型计算机的组成及工作原理 2.1 微型计算机的概述 2.1.1 微型计算机的发展与应用 2.1.2 微型计算机的组成 2.1.2 微型计算机的组成 2.1.3 微型计算机的工作原理 2.1.3 微型计算机的工作原理 2.1.3 微型计算机的工作原理 2.1.4 微型计算机的特点与分类 2.1.4 微型计算机的特点与分类 2.2 微处理器 2.2 微处理器 2.2.1 Intel8086/8088微处理器 8088的内部结构 8088的指令执行过程 2.2.1 Intel8086/8088微处理器 标志寄存器 2.2.1 Intel8086/8088微处理器 8086CPU 2.2.1 Intel8086/8088微处理器 2.2.2 Intel8086/8088存储器的结构 2.2.2 Intel8086/8088存储器的结构 2.2.2 Intel8086/8088存储器的结构 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 各种周期的动态演示 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 2.2.3 Intel8086/8088总线结构和总线周期 2.2.4 微处理器的发展 2.3 微型计算机总线接口 ISA总线与PCI总线 2.3 微型计算机总线接口 USB接口 USB接口 2.3 微型计算机总线接口 2.3 微型计算机总线接口 第二章 习题 结 束 语 二、总线周期时序 2、8086的基本工作时序: 中断响应操作、 输入输出周期 系统复位、 存储器读操作、 存储器写操作、 图2-11 8086中断响应周期的时序 中断响应周期 从CPU中止现行程序转中断服务程序这一过程 ,用两个总线周期。 第一个响应周期：使AD15-AD0、/S7、A19/S6-A16/S3悬空。 第二个响应周期：外设向数据总线上输送一个字节的中断类型号。 ?每一响应周期的T1状态输出一个高电平脉冲，作为地址锁存信号。 二、总线周期时序 2、8086的基本工作时序: 输入输出周期 系统复位、 存储器读操作、 存储器写操作、 中断响应操作、 8086与外设通讯，也即从外设输入数据，或把数据输出给外设的时序，与CPU同存储器之间的通讯时序,几乎完全相同，只是M／IO信号应为低。 所以我们就不赘述 二、总线周期时序 2、8086的基本工作时序: 系统复位、 存储器读操作、 存储器写操作、 中断响应操作、 输入输出周期 图2-12 8086的复位时序 产生：RESET端上的高电平维持4个时钟周期，可使CPU复位，复位时序如图2-12所示。 PSW、DS、ES、SS、IP等寄存器及指令队列（被清零），CS寄存器设置为FFFFH。 注：由于复位后，IF=0，处关中断状态，所以在初始化程序中应开中断，使CPU可响应中断请求。 当RESET由高电平变低电平7个机器周期后，CPU开始从FFFF0处执行程序。 微处理器字长从：4位→8位→16位→32位→64位，工作频率从不到1MHz到目前的1.3GHz， Pentium新型体系结构可以归纳为以下四个方面： 1）超标量流水线：超标量流水线设计是Pentium处理器技术的核心，它由u与v两条指令流水线构成。这种结构允许Pentium在单个时钟周期内执行两条整数指令，比相同频率的80486CPU性能提高了一倍。Pentium的每一条流水线也分为5个步骤：指令预取、指令译码、地址生成、指令执行、回写。当一条指令完成预取步骤，流水线就可以开始对另一条指令的操作。 2）独立的指令Cache和数据Cache：Pentium有2个8KB的Cache，指令和数据各使用一个Cache。提供两个独立Cache将可避免指令预取和数据操作之间可能发生冲突并允许两个操作同时进行。 3）重新设计的浮点运算单元： 每个时钟周期能完成一个或两个浮点运算。 4）分支预测：Pentium提供一个称为分支目标缓冲器BTB（Branch Target Buffer）的小Cache来动态地预测程序分支，在循环中对循环条件的判断降低了占用大量CPU的时间，提高循环程序运行速度 PCI总线 90年代，以Windows为代表的图形用户接口(GUI)进入PC机，要求有高速的图形描绘能力和I/