MCS系列单片机的结构和原理.ppt

第2章 80C51单片机的硬件结构 2.1 80C51单片机硬件结构及信号引脚 MCS-51系列单片机都是以Intel公司最早的典型产品8051为核心，增加了一定的功能部件后构成的，因此，本章以80C51为主介绍MCS-51系列单片机 。 内部结构如下： （2）控制器 组成： 程序计数器PC（Program Counter）、 指令寄存器IR（Instruction Register）、 指令译码器ID（Instruction Decoder）、 堆栈指针SP、数据指针DPTR、定时控制逻辑和振荡器OSC等电路。 功能： CPU根据PC中的地址将欲执行指令的指令码从存储器中取出， 存放在IR中，ID对IR中的指令码进行译码，定时控制逻辑 在OSC配合下对ID译码后的信号进行分时，以产生执行本条 指令所需的全部信号。 （1）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用 寄存器。在算术/逻辑运算中用于存放操作数或结果。 2.4.2 P1口 字节地址为90H，位地址为90H～97H，只作通用I/O口使用. 由一个数据输出锁存器、两个三态输入缓冲器和输出驱动电路组成。 单片机在开机时都需要复位，以便CPU及其他功能部件都 处于一种确定的初始状态，并从这个状态开始工作。 MCS-51单片机在RST引脚产生两个机器周期（即24个时 钟周期）以上的高电平即可实现复位。 复位电路有两种：上电自动复位和上电/按键手动复位，如下图所示。（适用于6MHz晶振，能保证复位信号高电平时间大于2个机器周期） 降低功耗可使电源轻便又保证长期供电； 低功耗可降低芯片的发热量，使芯片排列紧密，提高芯片的集成度，降低芯片的封装成本； 低功耗芯片工作时发热量少，有利于提高芯片工作的可靠性； 单片机芯片的低功耗，使单片机系统的整体低功耗。 2.7.2 两种低功耗工作模式 80C51提供两种节电工作模式： 空闲（等待、待机）模式 掉电（停机）工作模式 SMOD： 波特率倍频位。若此位为1，则串行口方式1、方式2和方式3的波特率加倍。 GF1和GF0： 通用标志位。 PD： 掉电模式位。此位写1即启动掉电方式，时钟冻结。 IDL： 待机模式位。此位写1即启动待机模式。这时CPU因无时钟控制而停止运作。如果同时向PD和IDL两位写1，则PD优先。 80C51中PCON的复位值为0×××0000B。 CPU执行完置IDL=1(PCON.1）的指令后，系统进入空闲（待机）工作模式。 进入空闲（待机）模式后，有两种方法可以使系统退出待机模式： 一是任何的中断请求被响应都可以由硬件将PCON.0（IDL）清0而中止空闲（待机）工作模式。 另一种退出空闲（待机）模式的方法是硬件复位， 2. 掉电（停机）工作模式 当CPU执行一条置PCON.1位（PD）为1的指令后，系统进入掉电工作模式。 退出掉电模式的唯一方法是由硬件复位，复位后将所有特殊功能寄存器的内容初始化，但不改变片内RAM区的数据。 在掉电工作模式下，VCC可以降到2 V，但在进入掉电模式之前，VCC不能降低。而在准备退出掉电方式之前，VCC必须恢复正常的工作电压值，并维持一段时间（约10 ms），使振荡器重新启动并稳定后方可退出掉电模式。 P0口作通用I/O口输入使用 0 封锁 0 截止 P0口作通用I/O口输入使用 0 封锁 0 截止 读 引 脚 读 锁 存 器 2.4.4 P3口 字节地址为0B0H，位地址为0B0H～0B7H， 可作通用I/O口使用，而第二功能更重要 1 开通 1 开通 1.对于输出 信号的引脚 红字：第二功能输出 蓝字：通用输出口 第二功能信号为输出时，锁存器预先置1，使与非门对第二功能信号的输出是畅通的，以实现第二功能信号的输出 1 增加 1 0 截止 当作为通用I/O口输入使用时，取自三态缓冲器的输出端 此时FET应截止 2.对于输入 信号的引脚 2.5 80C51单片机时钟电路与时序 时钟电路：产生单片机工作所需要的时钟信号 时序：指令执行中各信号之间的相互时间关系 2.5.1 时钟电路 1. 振荡电路 C1、C2： 30pF 晶振频率： 1.2MHz~33MHz 2.分频电路 振荡信号并不能直接为单片机所用，而要进行分频，经 分频后才能得到单片机各种相关的时钟信号 3. 引入外部脉冲信号 多片单片机组成的系统中，引入公用外部脉冲信号，作为 同步时钟 外接脉冲的要求：高低电平持续时间大于20ns， 脉冲频率小于12MHz 2.5.2 时序定时单位 四个定时单位：