09年数字电路考试试题及答案.docVIP

2009学年数字电子复习题及答案 一、填空题1． (30.25) 10 =2 = 16 。 2 . 逻辑函数L = + A+ B+ C +D =。 . 主从型JK触发器的特性方程 = 。 4 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。．八进制数 (34.2 ) 8 的等值二进制数为2 ； 十进制数 98 的 8421BCD 码为8421BCD 。 . TTL与非门的多余输入端悬空时，相当于输入电平。 .图15所示电路中的最简逻辑表达式为。 图 15 . 一个JK 触发器有个稳态，它可存储位二进制数。 . 若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 . 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 ；F 2 ；F 3 。 二、选择题 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（ ）。 A、通过大电阻接地（1.5KΩ） B、悬空 C、通过小电阻接地（1KΩ） D、通过电阻接V CC .请判断以下哪个电路不是时序逻辑电路（ ）。 A、计数器 B、寄存器 C、译码器 D、触发器 ．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（ ）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 、已知逻辑函数 与其相等的函数为（ ）。 A、 B、 C、 D、 、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ） A、m 1 与m 3 B、m 4 与m 6 C、m 5 与m 13 D、m 2 与m 8 、 L=AB+C 的对偶式为：（ ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 、半加器和的输出端与输入端的逻辑关系是 （ ） A、 与非 B、或非 C、 与或非 D、异或 、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出： 为（ ）。 A .B.CD. 、属于组合逻辑电路的部件是（ ）。 A、编码器 B、寄存器 C、触发器 D、计数器 ．存储容量为8K×8位的ROM存储器，其地址线为（ ）条。 A、8 B、12 C、13 D、14 、一个八位D/A转换器的最小电压增量为0.01V,当输入代码，输出电压为（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 、T触发器中，当T=1时，触发器实现（ ）功能。 A、置1 B、置0 C、计数 D、保持 、指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。 A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 1、只能按地址读出信息，而不能写入信息的存储器为（ ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、逻辑函数化简 1、用代数法化简为最简与或式 Y= A + （代数法） F 2 （ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法）四、分析下列电路。 1、写出如图4所示电路的真值表及最简逻辑表达式。 图 4 2、写出如图5所示电路的最简逻辑表达式。 图 5 五、判断如图 6所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形 t 图 6 、试设计一个码检验电路，当输入的四位二进制数 A、B、C、D为8421BCD码时，输出Y为1，否则Y为0。（要求写出设计步骤并画电路图） 、用如图 7所示的8选1数据选择器CT74LS151实现下列函数。（8分） Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14) 图 7 、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。（CT74LS161如图8所示，其LD端为同步置