数字频率计设计毕业设计（论文）.doc

关键字： 数字频率计设计 一、实验目的????????????????????????????????????????????????????????????????????? 1.熟悉CPLD的开发软件的基本使用。2.理解频率计的测量原理。3.掌握CPLD逻辑电路设计方法。4.掌握虚拟数字频率计的软件设计。 二、实验任务和内容 1. 在CPLD中设计一个数字频率计电路，设计要求为： 测量范围：1Hz～1MHz, 分辨率10－4, 数码管动态扫描显示电路的CPLD下载与实现。 2.使用LabVIEW进行虚拟频率计的软件设计。要求设计软件界面，闸门时间为4档，1s,100ms,10ms,1ms,频率数字显示。 3．使用设计虚拟逻辑分析仪软件和CPLD电路，进行软硬件调试和测试 三、实验器材 1. SJ-8002B电子测量实验箱? 1台2．计算机(具有运行windows2000和图形化控件的能力)? 1台 3．函数发生器? 1台 4.SJ-7002 CPLD实验板 １块 5.短接线若干 四、实验原理 4.1.测频原理 ??? 所谓“频率”，就是周期性信号在单位时间变化的次数。电子计数器是严格按照f＝N/T的定义进行测频，其对应的测频原理方框图和工作时间波形如图1 所示。从图中可以看出测量过程：输入待测信号经过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。若闸门开启时间为T、待测信号频率为fx，在闸门时间Ｔ内计数器计数值为N，则待测频率为 fx = N/T?? (1)??? 若假设闸门时间为1s，计数器的值为1000，则待测信号频率应为1000Hz或1.000kHz，此时，测频分辨力为1Hz。 ??? 本实验的闸门时间分为为4档：1s,100ms,10ms,1ms。 ? ?????????????????????? ? ? ?? 图1 测频原理框图和时间波形 4．2 数字频率计组成 ??? 本实验要求的数字频率计组成如图2所示，频率计的硬件电路（图1所示）在CPLD芯片中实现，测量结果通过实验箱提供的EPP通信接口送给计算机，频率计的软件和人机界面由计算机完成，同时计算机还可输出清零和闸门选择的控制信号给电路。??? 本实验的任务一是在提供的CPLD实验板上设计和实现频率计测量电路，二是在计算机上使用LabVIEW软件设计频率计界面和程序。  ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?????????? 图2 数字频率计组成框图 4.3 CPLD特点和设计流程 ??? CPLD器件是由用户配置以完成某种逻辑功能的电路，本CPLD实验电路板选用ALTERA公司的EPM7128SLC84器件，其特点为：84引脚Pin，内部有128个宏单元、2500个等效逻辑门、15ns的速度、PLCC84封装形式。除电源引脚、地线引脚、全局控制引脚和JTAG引脚外，共提供了64个可用I/O脚，这些引脚可以任意配置为输入、输出和双向方式。 ?? CPLD的设计流程如图3所示，本实验采用的设计软件为ALTERA公司的Quartus Ⅱ，下载方式采用的是并口电缆ByteBlaster。下载时的硬件设置操作如图4所示。 ???? ? ??????????????? ??????? 图5 CPLD实验板电路板照片和组成框图 4.5 CPLD实验电路板原理和与实验箱62芯插座连接关系 ??? 图6 为CPLD板的详细电路图。 ?? CPLD可供用户自定义的引脚见表1，共有25个引脚，均可根据需要定义为输入或输出。?? CPLD与实验箱62芯插座定义表见表2，可使用3个8位的数字I/O口作为频率计的输入计数结果，1个5位的单向数据输出口为频率计的控制口。 ?????? ?? ???? ??? ??? ???? ???? ? 表1 用户可用的CPLD自定义I/O引脚 P4 P5 P6 P8 P9 P10 P11 P15 P16 P17 P18 P20 P21 P22 P24 P25 P27 P28 P29 P30 P31 P77 P79 P80 P81 ??? ? ? ? ? ? ?? ?? ?????? ? ? ??? 表2 CPLD和62芯插座连线引脚定义 引脚 名称 CPLD芯片引脚 62芯插座引脚 说明 引脚 名称 CPLD对应脚 62芯插座引脚 说明 DO0 P40 16 数字I/O口 地址为03H DO24 P63 28 单向输出口 地址为06H DO1 P36 48 DO25 P76 60 DO2 P41 17 DO26 P64 29 DO3 P