数字式秒表设计+(课程设计)毕业设计（论文）.doc

电子课程设计 论文题目 数字式秒表设计及进阶 学 院 工学院 班 级 学 号 姓 名 指导教师 2009年7月3日 内容摘要 本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。的逻辑结构较简单，0·1秒脉冲发生器、闸门计数控制电路、译码及显示电路组成的电子秒表，其中核心的部分为0·1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为使电子秒表在0．1～9·9秒范围内测定时间附加上的一些外围控制电路。 本设计报告由内容摘要、设计任务指标、系统方案论证、元件清单、单元电路设计、电路图及电路工作原理、组装调试、设计成果的评价、课程设计心得体会和参考文献十大部分组成，力求将整个系统的设计过程、原理、以及心得体会完整的呈现出来。 设计任务及指标 通过本课程设计计算、安装调试、资料整理、撰写报告等环节，初步掌握设计方法数字式秒表，一个数字显示。按设计要求，须用数码管来做显示器。题目要求最大记数值为，则需要数码管。要求计数分辨率为0. 1秒，那么我们需要相应频率的信号发生器。选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。核心部分使用74LS390计数器构成这种连接方式简单，使用元器件数量少。脉冲是由555定时器构成的多谐振荡器，产生赫兹脉冲，如果精度要求高，也可采用石英振荡器。 设计所需元器件 材料清单如下图： 单元电路设计 消抖电路： 消抖原理：具有锁存功能所致，由两个集成与非门元件构成。接在机械开关K的后面，防止开关K在打开和闭合时一些假信号串入逻辑电路。 上电复位电路： 复位电路的基本功能是：系统上电时提供复位信号，直至系统电源稳定后，撤销复位信号。为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防电源开关或电源插头分-合过程中引起的抖动而影响复位。0.01μ 电容和1.5K电阻构成。从电容端加入的信号，经过电容、电阻，在电阻端输出的信号波形相当于进行了一次微分，故称这种电路为微分电路。 0.1s脉冲发生器： T=0.1s，f=10Hz?=1/0.695(R1+2R2)C 为产生10Hz频率脉冲，经过计算并实际调整，方案为电容C=2.2u，定值电阻R1=430欧R2=27.4千欧。（经过仿真误差不超过2%）端口OUT为0.1s脉冲发生器的输出端口。 计数器电路： 双二—五—十进制加法计数器74LS390芯片功能简介： 如图所示，74LS390芯片内有两组计数器，每组计数器中有两个计数器（一个二进制、一个五进制），共有4个计数器。它们可以单独计数，清零信号是共用的，异步清零高电平有效，即RD=1清零。A、B为时钟脉冲信号入端，QDQCQBQA为输出端。该计数器可以根据不同的输入与输出的选择组成三种进制的计数器。 8421码加权计数器：QA与B连接，A端输入脉冲信号，QD、QC、QB、QA输出见计数器工作波形图： 译码器电路： 译码器电路是将数码转换为一定的控制信号。在此由74LS48集成元件构成，它能将一个二进制数码转换为输出端的电平信号以控制显示器。 七段数码管（LED）： 7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数LED）BS201的示意图，图中引脚6为VCC的为共阳数码管，引脚6为GND的为共阴数码管。 本设计采用共阴数码管与74LS48匹配，同时并入一个四输入内置译码器的7段数码管，以验证译码部分的功能（注