- 1、本文档共22页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
燕山大学
课 程 设 计 说 明 书
题目: 电子路标二
学院(系):
年级专业:
学 号:
学生姓名:
指导教师:
教师职称:
燕山大学课程设计(论文)任务书
院(系): 基层教学单位:电子实验中心
学 号 学生姓名 专业(班级) 设计题目 电子路标二 设
计
技
术
参
数 ●在双色点阵上显示电子路标(指示人物)
●电子路标能够行走和停止(用不同颜色表示)
●行走20秒后停止10秒
●在2个动态数码管显示行走和停止的时间
设
计
要
求 ●用双色点阵发光管显示电子路标
●用频率组模块作为频率信号发生器
●动态数码管显示时间
工
作
量 ●学会使用Max+PlusII软件、Verilog HDL语言和实验箱;
●独立完成电路设计,编程下载、连接电路和调试;
●参加答辩并书写任务书。 工
作
计
划 了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计;
学习Verilog HDL语言,用Verilog HDL进行程序设计
学习使用实验箱,继续电路设计;
完成电路设计;
编程下载、连接电路、调试和验收;
答辩并书写任务书。 参
考
资
料 《数字电子技术基础》.阎石主编.高等教育出版社.
《EDA课程设计A指导书》.
指导教师签字 基层教学单位主任签字 年 月 日
目 录
第一章 设计说明 ……………………………………………………………3
1.1设计思路 ……………………………………………………………3
1.2模块介绍 ……………………………………………………………3
第二章 Verilog HDL设计源程序……………………………………………5
第三章 波形仿真 ……………………………………………………………16
第四章 管脚锁定及硬件连线 ………………………………………………17
第五章 总结 …………………………………………………………………19
参考文献………………………………………………………………………20
第一章 设计说明
1.1设计思路
本次EDA课程设计的题目是电子路标二,要求在双色点阵发光管上用人物显示电子路标,而且路标上的人物能够行走和停止,并且用不同的颜色表示。人物在行走二十秒后停止十秒,同时在两个动态数码管上显示行走和停止的时间。按照要求,设计了四个模块。其中三个分别是选频模块,双色点阵模块和动态数码管显示部分;最后用顶层源程序模块调用以上三个模块。
1.2模块介绍
选频模块:因为动态数码管的显示间隔为1s,故需要1Hz的时钟脉冲;而动态数码管的片选信号和点阵的行扫描都需要高频率,故实验中将分别选择4096Hz和64Hz的时钟脉冲,而列扫描为了能让人眼分辨出来需选用适当频率,本实验中为16Hz。程序中只设有两个输入频率,而行扫描和列扫描的频率是在4096Hz的基础上通过分频得到的。
动态数码管显示模块:通过改变片选信号SS0,SS1,SS2的值选择不同的数码管,使数码管能够在人物走动过程中显示从1到20,在人物停止时显示从1到10。利用高频脉冲控制片选信号,即快速扫描八个数码管,由于数码管具有余辉效应和人眼具有视觉残留,所以观察到的数码管始终显示数字或不显示。
双色点阵模块:通过对双色点阵模块的不断扫描,使行走时显示绿色动态的小人;停止时显示红色静态的小人。点阵一次只能点亮一行或一列,为了使人感觉各行或各列是同时点亮,需要较高频率的扫描,64Hz的频率信号就是扫描信号,在本次设计中采用逐行扫描,因为点阵是行共阴,列共阳,所以逐行扫描采用每个钟上升沿点亮一行,依次循环点亮各行,即各行依次循环置0,各列输出显示的图形。绿色小人有四个画面,用适当的频率显示各个画面就能给人以动态的感觉,红色小人有一个画面,各个画面如下图所示:
附加部分:在行走的绿色小人停止走动之后,红色小人出现之前插入4秒的橙色小人,同时蜂鸣器开始蜂鸣,并且在动态数码管上显示时间。画面如上图所示:
(附加部分的程序分别插在双色点阵模块和动态数码管显示模块中)
第二章 VerilogHDL设计源程序
module cnt4e(Q,W,X,CLK,CP); //选频模块
input CLK,CP;
output[2:0]Q;
output[1:0]W;
output[5:0]X;
reg[2:0]Q;
reg[1:0]W;
reg[5:0]X;
reg COUT;
always@(posedge CLK)//选定行扫描的频率
begin
Q=Q+1;
if(Q==b111)COUT=b1;
el
文档评论(0)