DTC数字时间测量系统部分设计.doc

评阅成绩 计算机学院专业实习报告 专业名称 计算机科学与技术 实习题目 TDC数字时间测量系统设计 姓 名 xxx 班 级 xxx 学 号 xxx 实习时间 2012.6 指导教师 xxx 2012年7月12日 目 录 摘 要 1 第一章 开发计划 1 1.1背景介绍 1 1.1.1 几种主要的TDC电路 2 1.1.2 两级粗细TDC技术 2 1.1.3 粗细粒度转换 3 1.1.4 细粒度转换 4 1.2 TDC电路介绍 4 1.2.1 TDC概念 4 1.2.2 TDC电路结构 5 第二章 概要设计 5 2.1设计要求 5 2.2开发环境 6 2.2.1 开发工具 6 2.2.2 Verilog HDL介绍 6 第三章 系统分析与结构设计 7 3.1格雷码 7 3.2 冒险现象 7 3.2.1 竞争的产生 7 3.2.2 竞争现象的影响 8 3.3模块架构 9 第四章 详细设计 9 4.1算法设计 9 4.2 实现举例 9 4.2.1 4位二进制计数器转换的格雷码计数器 9 4.2.2 8位纯格雷码计数器 11 第五章 程序编码 11 5.1伪格雷码计数器Verilog描述 11 5.1.1 仿真模块 11 5.1.2 测试模块 12 5.2 纯格雷码计数器Verilog描述 12 第六章 测试与运行 14 6.1仿真结果 14 第七章 开发技术总结 15 关键技术准备与推荐参考资料 16 摘 要 1．经历和实践时间/数字转换器（TDC）专用集成电路设计的完整开发过程； 2．初步具备专用集成电路设计项目的开发能力； 3．培养初步的系统工程思想和合理的硬件开发的风格。 Abstract One.Experience and practice time / digital converter (TDC) complete development of the ASIC design process; Two. Initially have the development capabilities of the ASIC design projects; Three. Develop initial systems engineering ideas and style of the hardware development. 第一章 开发计划 1.1背景介绍 1.1.1 几种主要的TDC电路介绍 Analog TDC (TAC+ADC) Counter-based TDC DLL-based TDC Voltage-controlled delay line Vernier delay line Array of DLLs RC delay line + DLL Cyclic TDC GRO TDC Time amplifier 1.1.2 两级粗细TDC技术 生物医学成像的时间测量需求 测量范围 ( 10 μs 最小测时单位 ( 1 ns 通道数 ( 64 Hybrid TDC architecture 1.1.3 粗细粒度转换 采用计数器计数的方式来测时间(双计数器结构(亚稳态 1.1.4 细粒度转换 多相时钟生成 时钟采用延迟锁相环在一个时钟内锁定 测时单位: Tbin= Tclk/2n 由于器件失配造成的延时限制 ( ~150 ps (0.35 μm) 1.2 TDC电路介绍 1.2.1 TDC概念 TDC(Time-to-Digital Converter)时间数字转换器是在电子仪器仪表或信号处理当中将模拟信号转换成以时间表示的数字信号的仪器。时间数字转换器输出了每一个脉冲与所设起始点相比被记录下来的时间。时间数字转换器一般用于测量时间间隔在1纳秒到皮秒的范围时的应用。; 混合信号电路，行为和特性与ADC类似 1.2.2 TDC电路结构 16位格雷码计数器的设计模块 第二章 概要设计 2.1设计要求： 采用Verilog硬件描述语言对16位格雷码计数器电路进行行为级建模，通过ModelSim仿真环境进行仿真，保证功能正确。采用CMOS 0.18μm工艺标准数字电路单元搭建16位格雷码计数器，并用Hspice进行仿真。 2.2 开发环境 2.2.1 开发工具 Modelsim SE，HSpice 等 2.2.2 Verilog HDL介绍 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　V