数字集成电路课程设计报告-4bits超前进位加法器.doc

福州大学至诚学院 数字集成电路课程设计报告 设计题目： 4bits 超前进位加法器 班级： 专业： 姓名： 学号： 组名： 指导老师： 教师评分： 日期： 目 录 第1章 概述 - 3 - 1.1 课程设计目的 - 3 - 1.2 课程设计的主要内容 - 3 - 1.2.1 设计题目 - 3 - 1.2.2 设计内容 - 4 - 第2章 功能分析及逻辑分析 - 4 - 2.1 功能分析 - 4 - 2.2推荐工作条件 - 4 - 2.3电性能 - 5 - 2.4交流（开关）特性 - 6 - 2.5真值表 - 6 - 2.6表达式 - 7 - 2.7电路图 - 7 - 第3章 电路设计及器件参数设计 - 8 - 3.1性能指标： - 8 - 3.2模块划分 - 8 - 3.2.1输出级电路设计 - 8 - 3.2.2内部反相器 - 8 - 3.2.3内部电路等效 - 9 - 3.2.4输入级电路 - 9 - 3.2.5中间缓冲级电路 - 10 - 3.2.6输出缓冲级电路 - 10 - 3.2.7输入、输出保护电路 - 10 - 3.3本章小结 - 10 - 第4章 功耗估算与延时 - 11 - 4.1电容估算 - 11 - 4.2功耗估算 - 11 - 4.3延时估算 - 12 - 4.4本章小结 - 12 - 第5章 电路模拟与仿真 - 13 - 5.1电路搭建 - 13 - 5.1.1建立新库 - 13 - 5.1.2建立schematic view - 13 - 5.1.3建立symbol - 13 - 5.1.4建立总体电路schematic view - 14 - 5.1.5建立总体symbol - 14 - 5.1.6测试电路 - 15 - 5.2功能仿真 - 15 - 5.3功耗仿真 - 15 - 5.4仿真结果分析 - 16 - 5.5本章小结 - 16 - 第6章 版图设计 - 16 - 6.1原理 - 16 - 6.2反相器版图 - 17 - 6.2.1 layout view的建立 - 17 - 6.2.2添加器件 - 18 - 6.2.3互连，实现反相器功能 - 18 - 6.3输入级 - 19 - 6.4输出级 - 19 - 6.5输出缓冲 - 19 - 6.6异或门 - 20 - 6.7或非门 - 20 - 6.8与门 - 20 - 6.9整体版图 - 21 - 6.10本章小结 - 21 - 总体心得 - 22 - 对课程内容的建议 - 22 - 对指导老师的建议 - 22 - 附录 - 23 - 附录1仿真图 - 23 - 附录2 DATA SHEET - 23 - 概述 1.1 课程设计目的 综合应用已掌握的知识 熟悉集成电路设计流程 熟悉集成电路设计主流工具 强化学生的实际动手能力 培养学生的工程意识和系统观念 培养学生的团队协作能力 1.2 课程设计的主要内容 1.2.1 设计题目 4bits超前进位加法器全定制设计 1.2.2 设计要求 整个电路的延时小于2ns 整个电路的总功耗小于50mw 1.2.3 设计内容 功能分析及逻辑分析 电路设计及器件参数设计 估算功耗与延时 电路模拟与仿真 版图设计 版图数据提交及考核，课程设计总结 功能分析及逻辑分析 2.1 功能分析 74283为4为超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下： 图2-1 2.2推荐工作条件（根据SMIC 0.18工艺进行修改） 表2-1 SMIC 0.18工艺工作条件 2.3直流特性（根据SMIC 0.18工艺进行修改） 表2-2 SMIC 0.18直流特性 2.4交流（开关）特性（根据SMIC 0.18工艺进行修改）（1.8,2） 表2-3 2.5真值表 表2-4 2.6表达式 定义两个中间变量Gi和Pi： 所以： 进而可得各位进位信号的罗辑表达如下 2.7电路原理图 （原理说明分析 书上。。。） 图2-2 电路设计及器件参数设计 3.1性能指标： 可驱动10个LSTTL电路（相对于15PF电容负载）; 对于VDD=5V，VOH=4.6V，VOL=0.4V; tTLH/tTHL=10ns; tTLH/tTHL(Ai,Bi,Ci(Si)=30ns; tTLH/tTHL(Ai,Bi,Ci(Co)=24ns; Pdis200mW，fwork=15MHz。 3.2模块划分 根据电路原理，可