数字秒表的设计.doc

电子技术综合试验 实验报告 班级 学号：2902107005 姓名：杨 林 指导老师：刘 曦 目录 1 引言 1 1.1 课程设计的目的 1 1.2 课程设计的内容 1 2 EDA、VHDL简介 1 2.1 EDA技术 1 2.2 硬件描述语言——VHDL 3 3设计过程 4 3.1 设计规划 4 3.2 各模块的原理及其程序 5 3.2.1顶层结构体的设计及VHDL源代码 5 3.3秒表各个模块的分析及其VHDL源代码 12 3.3.1控制模块 12 3.3.2时钟分频模块 14 3.3.3计时模块 15 3.3.4秒表显示模块 17 4系统仿真 20 结束语 22 1 引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成， 如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 1.1 课程设计的目的 本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解掌握所学的课程知识。通过对的设计，理论实际，提高设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解，达到课程设计的目标。2 EDA、VHDL简介2.1 EDA技术2.2 硬件描述语言——VHDL ★ VHDL的简介自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。★ VHDL语言的特点VHDL的程序结构特点是将一项工程设计，在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的。（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。（3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻