- 1、本文档共3页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
您的论文得到两院院士关注 应用
PLD CPLD FPGA
文章编号 2
:1008-0570(2008)01--0191-03
平台式 中可重构存储器模块的设计
FPGA
中国科学院半导体研究所段会福 于 芳 陈陵都 刘忠立
( )
摘要 可重构静态存储器 模块是场可编程门阵列 的重要组成部分 它必须尽量满足用户不同的需要 所以要有
: (SRAM) (FPGA) , ,
良好的可重构性能 本文设计了一款深亚微米工艺下的 的高速 低功耗双端口可重构 它可以重构成
。 , 。
16-kb SRAM
和 六种不同的工作模式 基于不同的配置选择 此 可以配置为双端口
16Kx1, 8Kx2, 4Kx4, 512x322Kx8, 1Kx16 。 , SRAM
单端口 , , 大的查找表或移位寄存器 本文完整介绍了该 的设计方法 重点介绍了一种新颖的
SRAM, SRAMROMFIFO, , SRAM ,
存储单元电路结构 三端口存储单元 以及用于实现可重构功能的电路的设计方法
: , 。
关键词 静态存储器 可重构 三端口存储单元 列选择器 灵敏放大器
: ; ; ; ;
中图分类号:TN492 文献标识码:A
Abstract: ’
技
术
创
新
程通过第三个端口确定 也即下面讲到的存储单元的 端口
1引言 , C 。
在配置过程 该配置端口支持读写操作
, 。
对于需要大的片上存储器的各种不同的应用, 需要
FPGA 一种全新的存储单元的设计方法以及实现各种配置的电路
提供可重构且可串联的存储器阵列 通过不同的配置选择 嵌
。 , 设计方法将会重点介绍 最后
文档评论(0)