I2C总线验证及实现.pdfVIP

2 I C总线的验证及实现 2 80 年代早期，飞利浦半导体为减少电子产品内部的并行数据线的数量而开发出I C总线。 I2C总线的1.0 版本于1992 年由飞利浦发布。该版本定义了一个2 线、双向的总线用于ICs 之间的互连。到1998 年，I2C总线已经成为低速芯片互连的事实标准，并有超过50 家公司、 1000 多种芯片使用该标准。 验证表明，使用本文给出的I2C总线的配置很容易实现对从设备的访问。每一个实现实例 给出了原理图和代码。本文假定读者已熟悉如下文档： 2 • The I C-Bus Specification, Version 2.1, January 2000. Philips Semiconductor document #9398 393 40011. • The I²C-bus and how to use it, April 1995. Philips Semiconductor document #98-8080-575-01. • System Management Bus (SMBus) Specification, Version 2.0, August 2000. 2 I C背景及讨论 2 I C总线可工作在标准模式（Standard-mode ），快速模式(Fast-mode)和高速模式 (High-Speed) 。标准模式的最大速率为100kbps，快速模式的最大速率为400kbps ，高速模式 的最大速率为1.7Mbps(C = 400pF) 、3.4Mbps(C = 100pF) 。原先的标准模式使用7bit地址， b b 2 最大从设备的数量仅为112。由于从设备数量的增加，I C总线引入了10bit的地址长度。 快速模式下，从设备增加了很多有用的特性：最大数据速率增加到400kbps ，允许系统 使用4 倍于标准模式的速率收发数据。快速模式下，I2C总线不再支持速率不兼容的类似总 线。为抑制毛刺，快速设备的输入要求采用施密特触发器结构；另外还要求从设备的电源掉 电时SCL和SDA为高阻状态。 2 高速模式数据速率是标准模式的36 倍。I C总线工作在高速模式时，最主要的影响是SCL 线上电平由低到高的瞬态响应；因为标准和快速模式下的总线上拉电阻不能产生更快的上升 时间。其它的变换包括高速模式下的兼容性需求，如标准和快速模式下主设备是8 位的代码。 如果Not-Acknowledge ( 2 I C 帧结构中的一bit位称呼)在主设备代码运行之后能够迅速变为高 电平，那么在停止位出现之前所有的通信都可以工作在高速模式。图1 的波形演示了如何使 用主控代码进入高速模式。 图 1. 从快速和标准模式进入高速模式的波形 2 片上I C接口的实例 2 PIC18F442 微控制器包含I C外围接口，此接口支持标准和快速模式。图2 给出一个实 例使用此接口接收来自ADC （MAX1169 ）的数据。PIC收到数据之后会以115k波特率的迅 速通过UART发送出去，数据经过RS-232 收发器（MAX3232E ）后可以由PC 的串口采集。 2 文件I2C_on_chip_asm.zip包括了所有实现快速模式下PIC片上I C接口的汇编代码。可以使用 MPLAB IDE 6.10