第五章 嵌入式系统硬件平台.pptVIP

第五章 嵌入式系统硬件平台 封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。 现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package，球栅阵列封装 )封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。 S3C44B0X存储系统的特征: 支持数据存储的大/小端选择(通过外部引脚进行选择) 地址空间：具有8个存储体，每个存储体可达32Mb，总共可达256Mb。 对所有存储体的访问大小均可进行改变（8位／16位／32位） 8个存储体中，Bank0－Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FP／EDO／SDRAM等。 7个存储体的起始地址固定，1个存储体的起始地址可变。 使用Bank0上的ROM放置系统BIOS，系统上电以后，PC指针自动指向Bank0的第一个单元，开始进行系统自举。系统自举完成以后，便从硬盘中将系统文件和用户应用程序复制到SDRAM内存中执行。 Bank1上接非线性Flash，当做系统硬盘使用，可以构造文件系统，存放海量数据。 用SDRAM当作系统内存，只有Bank6/Bank7能支持SDRAM，所以将SDRAM接在Bank6上。如果同时使用Bank6/Bank7，则要求连接相同容量的存储，而且其地址空间在物理上是连续的。 * Bank0 Bank0是系统的启动ROM（Flash Rom）。在系统复位的时候，处理器的PC（程序计数器）指针指向0x0地址。在Bank0的起始地址的程序，就是系统的初始化程序。此程序的主要任务是： 1、管理处理器的中断服务程序 处理器的中断是从0x0地址开始，引导ROM负责把这一部分的中断映射到另一个区域，以便系统处理。 2、初始化硬件平台，配置其他的Bank S3C44B0X的Bank0是通过外部的一个管脚提供的上拉、下拉电阻来配置的。 主要包括：数据位数（8位、16位、32位），数据格式（大端、小端）。而其他的Bank的配置，以及读写周期等信息是靠Bank0内部的代码配置相应的寄存器来实现的。同时，系统的引导Rom也负责配置系统的其他的一些寄存器，比如，系统的PLL（锁相环）配置，系统的IO口等一些端口功能的配置等。 3、系统自动检测 引导Rom负责检测系统的启动必须的外设是否正常。主要是系统的SDRAM的检测。 4、系统的软件设置，更新系统（system.bin） 用户可以在系统启动的时候，按任意键，进入系统的软件设置状态。通过引导Rom设置或者查看系统的一些软件信息。包括：通过开启USB端口，更新系统文件system.bin；LCD显示测试；演示程序的装载测试；键盘测试；触摸屏的坐标校准；触摸屏测试；以太网地址的设置等。 目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。 标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。 JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。 通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * FLASH接口电路设计－TE28F320B引脚分布 FLASH接口电路设计－TE28F320B引脚信号描述 FLASH接口电路设计－FLASH接口电路 FLASH接口电路设计－电路说明 地址总线[A20-A0]与S3C44B0的地址总线[ADDR20-ADDR0]相连； 16位数据总线[DQ15-DQ0]与S3C44B0的低16位数据总线[XDATA15-XDATA0]相连。 注意：此时应将S3C4510B的OM[1:0]置为‘01’，选择Bank0为16位工作方式。 一片TE28F320B构建16位的FLASH存储器系统，将其配置到Bank0，即将S3C44B0X的nGCS0接至两片TE28F320B的CE端。此时FLASH地址为0x0000