传统系统硬件设计技术.pptVIP

数字逻辑系统设计基础 数字逻辑系统需要完成的任务可归纳如下： 将现实世界的信息转化为电子系统可以理解的“0”、 “1”代码， 并存储在系统中； 采用一定的设计工具和处理算法，用数字“0”和“1”完成要求的计算和操作； 将处理后的结果(以“0”、 “1”代码表示)转化为我们可以理解的语言或表达方式， 返还给现实世界。 为完成上述任务， 达到系统预定的功能要求，传统的数字逻辑系统可以采用状态转换图、 状态转换表、 状态方程组、 时序图、 真值表、卡诺图等描述工具建立系统的动态模型。 但这些方法对现今一些较为复杂的数字系统很难适用， 因为当输入变量、 输出函数和状态数急剧增加时， 难以对系统进行整体的描述。 数字逻辑系统设计基础 数字逻辑设计可以归纳为以下步骤： 问题的确定， 界定目标函数的功能说明、 条件说明、 性能说明； 对复杂问题进行逻辑分解， 构成或产生实现逻辑函数的算法或逻辑网络形式； 进行整体的或局部的网络构造的设计； 逻辑电路的功能、 性能仿真（即测试与验证）。 数字逻辑系统设计基础 1.组合逻辑设计方法 组合逻辑设计就是在给定逻辑功能和要求的前提下， 通过某种设计方式， 得到满足功能要求的最简逻辑电路。 其常规设计过程下图所示。 2. 时序逻辑设计方法 时序逻辑电路由组合逻辑电路和存储电路两大部分组成， 其结构如图3所示。 存储电路由触发器构成， 是时序逻辑电路不可缺少的部分; 时钟电路是时序逻辑设计的核心。 与组合逻辑电路类似，时序逻辑电路也可以用多种方法描述，如：逻辑关系表达式、状态转化表、状态转化图、时序图等。其中，时序图是描述时序逻辑电路特有的方法，它直观地表示了时序逻辑电路的特点和逻辑功能。 时序逻辑电路的分析，就是要找出给定电路的逻辑功能，找出在输入变量和时钟信号作用下电路状态和输出状态的变化规律。其设计方法可简述如下： （1）从给定的逻辑图中写出电路的输出方程和触发器的驱动方程， 将触发器的驱动方程带入特性方程得到状态方程； （2）经过一系列计算得到状态转换表； （3）用时序图或状态转换图表示状态的变化规律； （4）根据状态转化图或时序图说明电路的逻辑功能。 在时序逻辑电路的设计中，时钟频率是个重要的参数，它是系统运算速度快慢的量度。在许多数字系统中，增加时钟频率将导致系统每秒进行运算的数目按比例增加。总之，时钟频率是期望一个单元完成某一特定任务速度快慢的量度。 传统的系统硬件设计技术 采用自下而上的设计方法 采用通用的逻辑元、器件 在系统硬件电路设计完成后才能进行调试 主要设计文件是电路原理图 自底向上的设计方法是从传统的手工设计发展而来的。 在进行手工电路设计时， 一个硬件系统的实现过程是从选择具体的元器件开始的。 当从手工转变为CAD设计时， 为电路设计开发的CAD软件也是按照这种设计流程建立起来的， CAD设计与手工设计的区别只是在CAD设计中， 由底层逻辑库中调用逻辑门单元的过程是借助计算机完成的。 这种设计过程的优点是符合硬件设计工程师的传统习惯， 缺点是在进行底层设计时， 缺乏对整个系统总体性能的把握。 如果在整个系统完成后发现性能还需改进， 修改起来就比较困难。 随着系统规模与复杂度的提高， 这种设计方法的缺点就越来越突出， 因而逐渐被自顶向下的设计方法所取代。 * 图1 组合逻辑电路的设计过程 图 3 时序逻辑电路的结构图 *