091030401xx-xxx-课程设计报告模板.docVIP

信息与计算机学院 课 程 设 计 课程设计报告 （ 2011/2012 第1学期 ） 设 计 题 目　　 指 导 教 师 　 路勇 学 生 班 级　 　 电子信息工程091 学 生 姓 名　 　 xxx　　 学 生 学 号　 091030401xx 考　核　成　绩　 　　 　 上 海 商 学 院 2011年11月 内容摘要 定时电路是数字系统中的基本单元电路，它主要由计数器和振荡器组成。在实际工作中，定时器的应用场合很多，例如，篮球比赛规则中，队员持球时间不能超过30秒，就是定时电路的一种具体应用。 关键词： 目录 第一章 引言 1 1.1课程设计意义 1 1.2研究状况概述 1 第二章 课程设计分析 2 2.1 设计目的： 2 2.2 设计思路： 2 第三章 系统方案论证过程 3 3.1 30秒定时器总体方框图 3 第四章 模块电路设计 4 4.1秒脉冲电路 4 4.2 减计数电路 5 4.3 译码和数码显示电路 6 4.4时序控制电路 6 4.5 整机框图 7 第五章 主要元器件与设备 8 5.1元器件清单 8 第六章 系统调试与结果分析 9 6.1 系统调试 9 6.2 结果分析 9 第七章 总结 10 参考文献 10 致 谢 10 附页： 11  第一章 引言 1.1课程设计意义 1.2研究状况概述 1．组装调试秒脉冲产生电路。注意：555是模数混合的集成电路，为防止它对数字电路产生的干扰，布线时，555的电源、地线应与数字电路的电源、地线分开走线。 2．组装、调试30秒递减计数器与译码显示电路。输入l Hz的脉冲信号，观察递减计数的过程。 3．设计组装能满足系统要求的时序控制电路。 4．完成30秒定时电路的整体联调，检查电路是否能满足系统的设计要求。 第二章 课程设计分析 2.1 设计目的： 1．设计一个30秒计时电路，并具有时间显示的功能。 2．设置外部操作开关，控制计时器的直接清零、启动和暂停／连续计时。 3．要求计时电路递减计时，每隔1秒钟，计时器减1。 4．当计时器递减计时到零(即定时时间到)时，显示器上显示00，同时发出光电报警信号。 2.2 设计思路： 1．原理框图 30秒定时器的总体参考方案框图如图所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路(简称控制电路)等五个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停／连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太 高，电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路用74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管代替。 第三章 系统方案论证过程 3.1 30秒定时器总体方框图 图3-1 第四章 模块电路设计 4.1秒脉冲电路 4.2 减计数电路 (1)8421BCD码递减计数器 计数器选用中规模集成电路74LS192进行设计较为简便，74LSl92是十进制可编程同步加/减计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加/减计数功能。74LS192中的CPU、CPD分别是加计数、减计数的时钟脉冲输入端(上升沿有效)。是异步并行置数控制端(低电平有效)，、分别是进位、借位输出端(低电平有效)，CR是异步清除端，D3～D0是并行数据输入端，Q3～Q0是输出端。 74LSl92的功能表附录。74LSl92的工作原理是：当=1，CR=0时，若时钟脉冲加入到CPU端，且CPD=1，则计数器在预置数的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减 CPU CPD CR 操作 × ↑ 1 × × 1 ↑ × 0 1 1 × 0 0 0 1 置数 加计数 减计数 清零 计数到0时，端发出借位下跳变脉冲。由74LSl92构成的三十进制递减计数器如图8.33.3所示，其预置数为N=(0011 0000)842l BCD=(30)10。它的计数原理是：只有当低位端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，且CPD为0时，置数端=0，计数器完成