- 1、本文档共62页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
优秀硕士毕业论文,完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士硕士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文的提供参考!!
摘要
摘要
数字信号处理和通信技术的飞速发展,对模数转换接口AD/DA提出了更高的
要求。近年来,ADC的发展趋势呈现高速化、高精度化,而其中时钟模块是保证
其性能的一个关键,因此高速的片内时钟设计变得越来越重要。
本文在介绍和分析国内外锁相环研究动态和锁相环基本理论基础上,提出了
一种适用于高速ADC的新的时钟设计方案——高速自校准CMOS片内时钟设计。
将时钟输出反馈回占空比稳定电路的输入端,参与时钟占空比的调节;将时钟发
生器的输入信号,作为其内部产生时钟输出的控制信号,并采用边沿触发控制方
式。完成了高速自校准CMOS片内时钟各模块的电路设计及分析。
使用Cadence
Spectre仿真平台,基于SMIC
计的电路进行整体仿真。对于100MHz的输入信号,时钟占空比调节范围可达
信号的峰峰值抖动小于13.5ps,性能达到设计要求。
关键词:自校准边沿触发占空比稳定锁相环高速ADC
Abstract
With
the ofthe andthe
high
developmentdigitalsignalprocessing
tion conventersare tofollowthe
technologies,AD/DArequiredrapiddevelopment steps
oftheirsastheinterfacebetweenand tendto
analogdigital
have and theclockmoduleis the to
higherspeedhigherprecision,and definitelykey
thewhole ismoreandmore forthe of
guarantee performance.It importantdesign
high
clockon
speed chip.
clock basedonPLLissucha thatCan a
Nowadays,thegenerator proposal provide
lowercost more
of and the of
varietyfrequencies、析廿l efficiency.After
internationalandnationalresearch stateon andthe
dynamicphase-lockedloops anlysis
in
aboutPLL newclock used ADCsis
theories,a design high-speed put
of self-calibrationCM
文档评论(0)