FPGA设计方法.ppt

FPGA设计方法 刘志凯 2008年8月 培训目标 了解FPGA的基本概念和特点 Cyclone器件的结构 了解FPGA的设计流程 理解FPGA的五大设计思想 了解如何设计最佳的状态机 了解FPGA设计的安全性 一、FPGA概念及特点 ?FPGA 是英文Field?Programmable?Gate?Array的缩写，即现场可编程门阵列。 ?特点 （1）无需投片生产，即可得到芯片 （2）可做ASIC的中试样片 （3）有丰富的触发器和I／O引脚 （4）设计周期最短、开发费用最低、风险最小 （5）采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容 二、Cyclone芯片结构 （1）可编程输入/输出单元 （2）逻辑单元LE （3）全局时钟网络 （4）M4K RAM 三、FPGA设计流程 （1）设计规范 系统中所处的位置及功能 内部功能框图 资源估计 时序估计 接口描述 A、硬件：连接关系，功耗，I/O引脚的描述（驱动能力、电平等） B、软件：操作方法，时序配合 测试项目 BlockSymbol Editor Text Editor(VHDL,Verilog) RTL Viewer State Machine （3）功能仿真 （4）逻辑综合 Technology Map Viewer （5）布局布线 Assignment Editor Design Space Explorer Chip Editor Timimg Closure Floorplan （6）时序分析 Timing Analyzer Tool Waveform EditorModelsim 四、五大设计思想 （1）Top-down结构化 （2）乒乓操作 （3）串并转换 （4）流水线操作 （5）数据接口同步化 （1）Top-down结构化 （2）乒乓操作 （3）串并转换 通过 DPRAM 实现数据流的串并转换，而且由于使用了 DPRAM ，数据的缓冲区可以开得很大，对于数量比较小的设计可以采用寄存器完成串并转换。是面积与速度互换原则的体现！ （4）流水线操作 （5）数据接口同步化 1.同步电路比较容易使用寄存器的异步复位/置位端，以使整个电路有一个确定的初始状态； 2.在可编程逻辑器件中，使用同步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定； 3.同步电路可以很容易地组织流水线，提高芯片的运行速度，设计容易实现； 不同步的风险 双触发器同步器 快时钟域信号到慢时钟域信号传输失败 快时钟域信号到慢时钟域信号同步 多控制信号下数据交换失败 多控制信号同步方法 多数据交换方法 五、状态机 （1）设计状态机步骤 （2）采用状态转移图或ASM设计 （3）状态编码 （4）状态机的类型 （5）状态机的风格 （6）其他注意事项 （1）设计状态机步骤 1、深入的理解问题（Understand the problem）。 2、获得一个对状态机的理论性的描述（Obtain an abstract representation of the FSM）。如状态转移图或时序图。??? 3、对状态机进行优化（Perform state minimization. ）。 4、进行状态编码的赋值（Perform state assignment）。编码方式好坏决定了执行的速度。 5、选择何种类型来实现状态机（Choose fit types for implementing the FSM）。 6、实现有限状态机（Implement the finite state machine）。 （2）采用状态转移图或ASM设计 （3）状态机编码 ?? 1．顺序编码。??2．格雷码编码。??3．独热编码（one-hot）。??4．其他（江逊计数器等）。 （4）状态机类型 2、mealy状态机 （与当前输入无关） （5）状态机风格 一段式 一个always模块完成输出及状态转移； 必须要综合考虑现态在何种状态转移条件下会进入哪些次态，然后在每个现态的case 分支下分别描述每个次态的输出。 两段式 一个always 模块采用同步时序描述状态转移；另一个模块采用组合逻辑判断状态转移条件。 三段式 在两段式基础上使用同步时序逻辑寄存FSM 的输出 ； 使FSM 做到了同步寄存器输出，消除了组合逻辑输出的不稳定与毛刺的隐患，而且更利于时序路径分组 。 （6）其他注意事项 对于所有的输出信号在每一个时钟周期的取值，都必须作出非常明确的定义 case与default，if与else 代码优化为4输入组合逻辑 FPGA设计的安全性 辐