.多功能波形发生器的系统设计.pptVIP

8.23 多功能波形发生器设计 设计要求 设计一个多功能波形发生器。 该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定形状波形。 具体要求如下： （1）具有产生正弦波、方波、三角波、锯齿波4种周期性波形的功能。 （2）用键盘输入编辑生成上述4种波形（同周期）的线性组合波形。 （3）具有波形存储功能。 （4）输出波形的频率范围为100Hz～200kHz；重复频率可调，频率步进间隔≤100Hz。 （5）输出波形幅度范围0～5V（峰-峰值），可按步进0.1V（峰-峰值）调整。 （6）具有显示输出波形的类型、重复频率（周期）和幅度的功能。 （7）用键盘或其他输入装置产生任意波形。 系统组成 多功能波形发生器系统由以下四部分组成 1.输入部分 2.FPGA部分 3.DAC 4.显示部分组成， 1.输入部分 输入部分包含以下功能按键 设定、 确认、 清除、 波形、 调幅、 档位、 数据、 占空比调节 设定：可以由用户用键盘或其他输入装置产生任意波形。 确认：使数据输入的有效。 清除：使储存任意波形的RAM所有单元内容清零。 波形：为波形输出选择开关，有5位组成。可以选择单波形的输出，也可以选择多波形的线形叠加输出。 调幅1：可以调节正弦波、三角波、锯齿波、方波A和方波B的幅度。它是通过送到调幅DAC的数据的大小更改来控制调幅DAC输出电压的高低的变化，而此输出的电压做为波形DAC的基准电压，从而实现对幅度的控制。 调幅2：可以进一步调节方波A和方波B的幅度。因为方波的波形只有2种状态（高、低电平），而波形DAC的数据有8位，可以表示256种状态，此状态无意义，所以还有255种状态，即在送入调幅DAC的数据不变的情况下，更改送入波形DAC的数据可以产生255种幅值不一样的方波。 档位：由4位开关组成，可以进行4种频率档位的选择。 数据：由4位BCD组成，4位BCD数据是一次性置入的。 占空比：可以调节方波A的占空比。 2.FPGA部分 FPGA是整个系统的核心 构成系统控制器 波形数据生成器 加法器 运算/译码 分频器等电路 系统控制器：控制系统的每个部分状态及之间的协调。 加法器：是10位的。当只选择1种波形时，加法器等效于传输线，不对波形数据做处理；当选择2种或2种以上波形时，加法器先把送进来的数据进行叠加，把最后的数据的最低2位舍去，把剩下位送到波形DAC中。 运算/译码：正弦波、三角波、锯齿波和叠加的波形的幅值算法都是相同的。方波A和方波B的波形的幅值算法是相同的。 分频：分频系数有的固定不变，也有可改变的。具体见程序部分。 存储器1：用来存储正弦波波形数据。 存储器2：用来存储任意波波形数据。 波形数据生成器（1） 正弦波：通过循环不断地从RAM中依次读取正弦波一个周期在时域上64个采样点的波形数据送入波形DAC，从而产生正弦波。正弦波的频率取决于读取数据的速度。 任意波：首先通过键盘把任意波形波形数据存储在存储器中。然后循环不断地从存储器2中依次读取任意波一个周期在时域上64个采样点的波形数据送入波形DAC，从而产生任意波。任意波的频率取决于读取数据的速度。 波形数据生成器（2） 三角波：三角波波形是对称的，每边呈线形变化，所以可以根据地址数据做简单运算，就可以得到三角波。 锯齿波：产生单调性锯齿波，因此把地址数据进行左移2位，结果送波形DAC就可。 方波A：方波A产生也是由64个采样点组成， 64个采样点的数据只有“低电平”和“高电平” 2种状态。更改“低电平”和“高电平”出现的比例，可以达到调节占空比的目的。 3.DAC和显示部分 波形DAC：根据输入的波形数据（即FPGA输出的数据），产生相应的模拟波形的输出。调幅DAC：根据输入的幅度调节数据（即FPGA输出的数据），用来调节波形DAC的基准电压，到达输出波形幅度调节的目的。 波形指示：每种波形具有一个选择开关，而每个选择开关与FPGA接口的一端都并有一个发光二极管，发光二极管起指示作用。 频率显示：频率可以直接用4位BCD拨盘开关上的数字和档位开关位置一起来表示频率。 幅度显示：用4个数码管来显示输出波形的幅度。 * * FPGA 时钟 调幅1 分频器 系统 控制器 存储器2 方波A 方波B 正弦波 三角波 锯齿波 任意波 加法器 数据 占空 比 波形 DAC 调幅 DAC 存储器1 滤波 输出 波形 确认 设定 档位 清除 运算/译码 幅度显示 频率显示 调幅2 占空比显示 波形指示 多功能波形发生器系统框图 *