利用时钟再生技术来进行极度严格的信号修整 - 电子系.pdfVIP

利用时钟再生技术进行的极端的信号调整 赛普拉斯半导体公司David Green 设计结束了 专用电路板试验台测试结果表明功能完全正常 设计小组的工作人员不 约而同地长舒了一口气 每个人都认为最艰苦的阶段已经过去了 专用系统板的最终集成开 始进行 性能可靠的线性试验台电源很快将被高效的开关电源所取代 试验室基准时钟现已 被低成本解决方案取而代之 在最初的专用电路板测试结果显示有望获得极佳性能的同时 无法预知的逻辑器件失效正在系统中悄然滋生 在无计可施的情况下 只好在背板上插拔电 路板 人们发现只有某些插槽组合能够正常工作 这纯粹是一个逻辑问题吗 系统电源上的 负载是否包含在计算公式中 电路板彼此靠近有没有产生问题 时钟抖动是否关闭了定时 容限窗口 如何才能对问题实施隔离以便开始试验的正确设计 这些问题均难以回答 但是 在系统设计的整个过程中我们当中的大多数人都将会至少一次向这些问题妥协 摆脱这种无 奈困境的方法是求助于工程 SWAT 小组 这是由一些具有多年丰富维修经验的优秀工程 师所组成的团队 来解决问题 SWAT 小组带着一连串的问题深入到试验室中进行调查 至关重要的每个人都必需尝试回答一个根本问题 试验台与系统设置之间的区别是什么 当处理复杂问题时 时常回过头去对子系统之间的依存性重新进行分析和思考往往能 够得出令人惊讶的结果 这样做的道理在于 在某种场合起作用的东西未必会在其他场合自 动生效 当遇到系统依存性问题时 系统时钟通常成为人们的重点怀疑对象 将系统故障归 咎于时钟固然不难 但根本原因何在 时钟究竟是引发故障的罪魁祸首 还是周围环境的替 罪羊 虽然本文并不能够针对系统细节专门作答 但的确对存在有噪基准时钟脉冲源时的抖 动衰减方法进行了研究 这并不是寻求最小衰减的另一种尝试 而是要弄清楚显著衰减会产 生什么样的后果 此项工作在很大程度上来说就是众所周知的FailSafeTM 时钟架构的一个特 殊研究分支 在时钟冗余系统中 FailSafeTM 的作用是在基准时钟脉冲源消失的情况下简化 开关操作并维持时钟的存在 试验室分析表明 FailSafe 架构能够在原有应用范围的基础上 自然地扩展到用于对付严重的时钟修整问题 保持同步自然是必需的 而 FailSafe 也能够 做到这一点 抖动有多重含义 而对时钟抖动的要求与系统规范具有很大的相关性 为完成这项工 作 需要关注三个主要的测量条件 包括周期至周期抖动 有时称为周期抖动 以及 1 s 和10 s 时间间隔内的累积抖动 抖动信息的统计累积随后以 随机抖动 RJ 和 确定 抖动 DJ 给出 通常用直方图来表示 随机抖动和确定抖动 一种不受欢迎的组合 虽然系统中的自然高斯噪声发生元件始终会引发抖动 但如果存在DJ 则清楚地表明 一个调制信号源正在向定时系统注入能量 从直方图的角度来看 DJ 充斥于中间部分 从 1 而扩展了直方图左侧和右侧的自然高斯响应 图 示出了该原理 由于数字系统是有限系 统 就是说不应存在调幅信息 而是在 恰好 正确的时刻获得一个 0 或 1 因 此边缘布局信息的收集和分析过程正是抖动分析的切入点 因为直方图是边缘的统计集合 所以良好的测量需要大量的采样信息组合来获得必要的+/-6 统计数据抽取 这样做是有道 理的 由此可实现最高的测量精度 Deterministic J itter Random J itter Random J itter 图1 具有随机抖动和确定抖动分量的直方图 噪声条件下的时钟信号修整 系统中的噪声能量的影响似乎总会不可思议地侵入时钟脉冲源 时钟脉冲源遭受传导 噪声或辐射噪声影响的可能性大致相同 虽然大多数工程师在工作实践中均采用容性旁路技 术来对付传导噪声