F1_Layout与mask tooling简介.docVIP

LAYOUT与MASK TOOLING简介 作者：何松华 一、概述 在半导体集成电路的制造过程中，要进行多次光刻。光刻时需将硅片上的光刻胶做出与掩模版上完全对应的几何图形，以实现选择性扩散或金属膜布线的目的。为此，必须先制备一组光刻掩模版。要制备掩模版，必须先有版图和制版文件。LAYOUT就是版图设计。MASK TOOLING就是制版文件。 半导体集成电路制造之前的准备： 电路设计---→布图布线---→FRAME和制版文件制作---→制版---→Wafer Start 电路设计和布图布线都由设计公司完成。制版由掩模厂完成。我们LAYOUT部门做的是向掩模厂提供FRAME和制版文件。 二、FRAME介绍 什么是FRAME FRAME就是将光刻对位标记、IN/OFF-LINE MONITOR、PCM测试模块、SPICE MODEL测试模块、可靠性测试模块、DESIGN RULE CHECK测试模块等图形结合芯片的尺寸，按一定的要求组合起来的总图。FRAME通常不包括芯片的图形，只是将芯片在FRAME中的位置留空，由制版厂将FRAME和芯片的图形组合起来。 FRAME的组成 1光刻对位标记 光刻对位标记是光刻对位用的。后面的层次曝光显影后留下的光刻胶图形对前一面层次刻蚀后留下的台阶，若偏差超出工艺要求，则需重新涂胶再对位。 对位标记有对位游标、9-DOT、BOX-IN-BOX、SEARCH-MARK、LSA、FIA等。这些图形在FRAME中按一定的要求摆放。 2．1．1对位游标 一般在FRAME的左上和右下各有一组。用于人工读取对位偏差。 利用游标卡尺的原理，读出后一层（如P）对前一层（如TB）的偏差值。版图上的图形是偏差为零的情况，因此当实际有偏差时，就可通过看第几根对准算出偏差值。 例如，标尺精度为0.05um，若第三根图形对齐，则偏差值为：3x0.05um=0.15um 2．1．2 9-DOT 一般在FRAME的右上角。用于快速判定对位是否超出规范。 版图上正中间的蓝色方块在对应的米色方快中间，周围八个都是偏的，这个时候偏差为零。当周围任何一个蓝色方块比中间蓝色方块看起来更正，说明对位偏差值超出了工艺要求的范围， 2．1．3 BOX-IN-BOX 一般在FRAME的左上，右上和右下各有一组。 由设备自动扫描对比得出偏差值。 2．1．4 NIKON机对位标记 被对位层需要有这些标记。 SEARCH-MARK，在FRAME的横向划片槽内放置Y标记，纵向划片槽内放置X标记。 LSA（Laser Step Alignment），X、Y方向各一套。 FIA（Field Image Alignment），X、Y方向各一套。 2．2 分辨率 一般在FRAME的左下、右上和右下各有一组。用于光刻后看图形是否分辨清楚。 2．3 IN/OFF-LINE MONITOR 2．3．1 IN-LINE MONITOR-----用于在线监控膜厚和测量条宽等的图形。 用于测量条宽的图形我们一般称为LCF（如下图）。LCF图形通常在FRAME中心放一套，四个角上各放一套。 2．3．2 OFF-LINE MONITOR-----用于制造完成后分析异常的图形。 2．4 PCM测试模块 用于PCM部门提取参数以获取线上工艺异常信息和进行失效原因分析。 2．5 SPICE MODEL测试模块 用于提取工艺参数模型。 6可靠性测试模块 提取数据以计算器件在规定的时间条件下能正常工作的概率。 2．7 DESIGN RULE CHECK测试模块 用于检验设计规则是否合理。 三、LAYOUT FRAME中的各种图形就是用LAYOUT工具画出来的。 1．在LAYOUT的时候，先要定好层次（LAYER） 如：N阱定在LAYER 1，P阱定在LAYER 2。那么所有N阱的图形都画在LAYER 1上，所有P阱的图形都画在LAYER 2上，不能混淆。 每个层次可自由设定线型、填充图案、边框颜色和填充色，便于区别。 如下图的MOS管LAYOUT： 不同的颜色代表的是不同的层次，蓝色的是S/D注入层，红色的是孔，其他颜色各代表其他层次。 根据设计规则定好几何尺寸 如：设计规则规定孔的大小为0.5umX0.5um，铝包孔为0.3um。孔定在LAYER 3(黄色表示)，铝定在LAYER 4（绿色表示）。