第4章 Quartus II应用向导.ppt

EDA 技术实用教程 第 4 章 QuartusII 应用向导 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.2 引脚设置与硬件验证 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.4 编辑SignalTapII的触发信号 4.4 编辑SignalTapII的触发信号 4.4 编辑SignalTapII的触发信号 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5.1 层次化设计流程 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 4.5 原理图输入设计方法 下述章节自行阅读4.6 keep属性应用4.7 Siqnal PrObe使用方法4.8 Settin9s设置4.9 适配器Fitter设置4.10 HDL版本设置及Analysis＆Synthesis功能4.11 Chip Planner应用4.12 Synplify Pro的应用及其与Quartus II接口 习 题 习 题 习 题 习 题 习 题 图4-42 元件输入对话框 2. 输入原理图文件工程和仿真 (3)原理图文件存盘。选择菜单File-Save As，选择刚才为自己的工程建立的目录d:\adder，将已设计好的原理图文件取名为h_adder.bdf(注意默认的后缀是.bdf)，并存盘在此文件夹内。 (4)建立原理图文件为顶层设计的工程。然后将此文件h_adder.bdf设定为工程。此工程建立的流程与4.1.2节介绍的完全一样，唯一不同的是文本文件改成了原理图。 (5)绘制半加器原理图。设计半加器，分别调入and2、not、xnor和引脚input、output(可在图4-41左下角栏分别键入需要的元件名)，并如图4-42所示用单击拖动的方法连接好电路。然后在input、output的PIN_NAME上双击使其变黑色，再用键盘分别输入各引脚名:a、b、co和so。 (3)原理图文件存盘 (4)建立原理图文件为顶层设计的工程 (5)绘制半加器原理图(调入and2、not、xnor、input、output) (5)绘制半加器原理图(连线) (5)绘制半加器原理图(端口命名) 图4-43 半加器仿真波形 2. 输入原理图文件工程和仿真 (6)仿真测试半加器(全程编译，建立波形文件) (6)仿真测试半加器 (加入波形仿真端口引脚，存盘) (6)仿真测试半加器 (编辑波形，仿真运行产生波形图) (6)仿真测试半加器。全程编译后，按照4.1.5节的流