前期报告_模板(1).doc

河北工业大学城市学院本科毕业设计（论文）前期报告 一、文献综述 1、本课题国内外发展现状 浮点运算单元主要有两种实现方式：以执行单元的形式集成于微处理器内部；以协处理器的形式同主处理器协同工作。通用处理器普遍将浮点运算单元集成在处理器内部，以英特尔公司和AMD公司的X86系列处理器为典型代表，通常包含多个可并行执行的浮点运算单元，支持复杂的浮点指令集和多种浮点SIMD指令，其设计复杂度高，性能强大，相应的成本与功耗也较大。嵌入式处理器通常提供浮点协处理器来专门处理浮点运算，以 ARM公司的ARM系列处理器为典型代表。ARM提供的VFP II浮点协处理器仅支持各种基本的浮点运算指令，但其成本小、功耗低；而且可根据具体需求决定其支持的精度以及是否需要集成浮点协处理器，灵活性大。 国际上对浮点运算单元的研究始于二十世纪七十年代末。经过将近30年的发展，浮点运算单元经历了多次架构变革和性能飞跃，广泛地被使用于各种微处理器中。国内在该方面的研究工作也取得了不少成果，如国防科技大学基于X86架构的微处理器浮点功能部件、西北工业大学基于PowerPC架构的微处理器浮点处理单元和中科院基于MIPS架构的龙芯微处理器浮点运算单元等。面对国外各种先进处理器的激励竞争，研究性能更高、功耗更低的浮点运算单元对进一步提高国产处理器的整体性能、增加市场竞争力具有重要意义。 现如今，以FPGA芯片生产厂商为主的公司在基于FPGA实现FFT的研究方面处于绝对领先的地位。例如Xilinx公司推出了140MHz时钟频率下，处理速度达到1us的1024点FFT处理IP核，采用800万门的Virtex II器件实现；Altera公司在2005年推出的FFT IP核全面支持其必威体育精装版器件，此口核计算16位1024点定点FFT仅需6．63us。虽然这些公司的IP核可最大程度的发挥芯片的性能，但由于其价格昂贵(Akem公司的FFT IP核售价为7995美元)、往往只具备定点运算功能以及无法按照系统的实际需求进行改进等缺点，使其还难以在我国基层应用领域普及。我国FPGA技术起步较晚，但进入21世纪后，发展势头迅猛。目前，许多大学和研究所都在积极研发具有自主知识产权的FFT模块，包括定点、块浮点以及浮点。但由于技术基础薄弱，所设计的FFT处理器无论在速度、精度还是系统可扩展度上都与国外产品有一定差距。因此，如何使用FPGA设计出满足高速、高精度、高可靠性要求的FFT IP核，已成为现今我国数字信号处理硬件实现的研究热点，并已取得一定成绩。 2、课题研究的目的和意义 本FPGA将浮点运算结合实际应用设计一个浮点运算器，3、实现方法概述 通过查阅相关资料，我了解到这一课题曾用到的一些方法，现归纳如下：（1）基于硬件平台，浮点运算器的设计与实现都是在开发的多功能 EDA 实验台上完成的。根据不同的要求，规划不同控制逻辑，通过把控制逻辑下载到FPGA芯片中构成自己的硬件平台基于原理图方式 采用原理图方式设计一个浮点运算器，在 FOUNDA-TION 3.1 原理图编辑环境中设计出浮点运算器的具体原理电路，规定器件的输入/输出，并定义好相应的网络名称和总线名称。在整个浮点运算器的设计过程中，核心部件是加法器、移位寄存器和计数器VHDL语言进行设计，并分别进行MAX+PLUS?II时序仿真。最后，在MAX+PLUSⅡ环境下进行整体电路的模拟仿真。 二、工作汇报 1、 工作过程以及遇到的问题 这一阶段我在对毕业设计任务书进行认真的分析与思考的基础上，熟悉了IEEE-754浮点标准浮点加减运算规则CPLD/FPGA常用模块与综合系统设计实例精讲FPGA的浮点运算器的设计与实现论文等。通过几个实验程序的设计仿真我对课题涉及到的理论知识及实验技能有了一定的了解和掌握。 在这一阶段遇到的主要问题有： （1）浮点数四则运算的具体规则是什么，在运算的时候应该注意哪些细节问题，如何在VHDL语言中解决这些细节问题； （2）通过了解浮点数运算的规则，再设计浮点运算器的大体轮廓，整个系统由哪几个模块构成，各个模块的组成和所实现的功能是怎样的； （3）各个模块如何衔接起来组成一个整体系统； （4）复位和清零信号如何确保输入信号中不会出现毛刺信号； （5）多时钟系统对各种信号进行采样，各个时钟信号如何设置，保证系统的稳定性。 2、 解决问题的方法、效果、启示 （1）通过对资料的学习了解可以对很详细的掌握浮点运算的规则，在运算的时候应该注意浮点数的阶码溢出问题，还有规划浮点数的问题，这些问题在编写VHDL程序的时候也尤为重要。 （2）设计时，采用自顶向下的方法，将系统按逻辑功能划分模块，使用VHDL语言分别分别对各模块进行设计，设计完成后再分别进行MAX+Plus?II时序仿真。最后，进行整体电路的模拟仿真。这样可