第二章 处理器设计导论.ppt

处理器设计导论 主要内容 处理器体系结构和组织 简单处理器设计介绍－MU0 指令集设计与流水线 RISC VS CISC 计算机体系结构 计算机系统中的层次概念 计算机系统＝软件＋硬件/固件 计算机语言由低级向高级发展 高一级语言的语句相对于低级语言功能更强，更便于应用，但又都以低级语言为基础。 从计算机语言的角度，把计算机系统按功能划分成多级层次结构。 计算机体系结构 主要特点： 机器以运算器为中心； 采用存储程序原理； 存储器是按地址访问的、线性编址的空间； 控制流由指令流产生； 指令由操作码和地址码组成； 数据以二进制编码表示，采用二进制运算 是否把指令和数据放在同一存储器中？ 优点： 不必预先区分指令和数据，易实现存储管理软件； 程序和指令在执行过程中可以被修改，因而可以编写出灵活的可修改的程序； 对于存取指令和数据仅需一套读/写和寻址电路，硬件简单； 数据可以分配于任何可用空间，从而可更有效地利用存储空间等。 是否把指令和数据放在同一存储器中？ 缺点： 不利于进行程序调试诊断； 不利于实现程序的可再入性和程序的递归调用； 不利于重叠和流水方式的操作。 现在绝大多数计算机都规定，在执行进程中不准修改程序。 把同一层次元件集合在一起，把它们构造的本质行为抽象出来，在更高层次上隐去那些不必要的细节 硬件抽象从低层到高层可以分为不同的抽象层次 MU0采用冯.诺伊曼结构 指令存储在外部存储器中 MPU包括： 算术逻辑单元（ALU） 控制逻辑（Control Logic） 寄存器（Register） I/O模块提供对外接口 MPU、存储器、I/O模块之间通过处理器总线相连 处理器总线包括三部分：地址总线、数据总线、控制总线 MPU内部由以下部件构成： 一个算术逻辑单元（ALU）用于计算 一些寄存器单元，包括： 程序计数器（PC） 累加器（ACC) 指令寄存器(IR) MPU执行程序包括以下步骤： 取指（Fetch Instruction） 发出地址信息，从存储器数据总线读取指令 译码（Decode Instruction） MPU内的指令译码器进行译码工作 取操作数（Fetch Operand） 根据指令译码结果，发出地址信息，从存储器数据总线读取数据 执行（Execute Instruction） 进行相应的指令执行操作 将MPU内部部件连接起来，构成简单的数据通路 MU0指令集 具有12位地址空间，16位数据总线 寻址范围可达8KB，指令长度为16位 4位为操作码（Opcode） 12位为地址域（S） MU0指令集 每条指令占用的周期数由访问存储器的次数决定 LDA/STO/ADD/SUB指令需要两次存储器访问（一次取指，一次取操作数） JMP/JGE/JNE/STP指令只需一次存储器访问（不需要操作数） 总结： MPU根据存储器中的指令进行操作； 指令一般包括两部分：操作码与操作数 PC指针－保存当前指令地址 PC指针在使用后能够自增 指令占用的时钟周期完全由访问存储器的次数决定 总结： 存储器内包含数据与指令 ALU完成算术逻辑运算操作 累加器保存ALU完成的结果数据 一些通用寄存器来保存数据与地址 MPU必须依靠reset信号从一个确定地址（0x0）启动程序 MU0的扩展： 扩展地址空间 增加更多的寻址方式 能够保存PC,支持子程序调用 增加更多的寄存器，支持中断等 指令地址（两个数相加产生一个结果） 4地址指令 ADD d,s1,s2,next_i ;d:=s1+s2 指令地址（两个数相加产生一个结果） 3地址指令 ADD d,s1,s2 ;d:=s1+s2 将下一条指令地址变为隐含的 ARM指令集采取3地址结构 指令地址（两个数相加产生一个结果） 2地址指令 ADD d,s1 ;d:=d+s1 将一个源操作数与目标共用一个寄存器 指令地址（两个数相加产生一个结果） 1地址指令 ADD s1 ;acc:=acc+s1 将目的寄存器隐含 指令地址（两个数相加产生一个结果） 0地址指令 ADD ;top_of_stack:=top_of_stack+next_on_stack 采取堆栈求值 寻址模式： 立即寻址 绝对寻址 间接寻址 寄存器寻址 寄存器间接寻址 寻址模式： 基址偏移寻址 基址变址寻址 基址比例变址寻址 堆栈寻址 指令类型： 数据处理指令 数据传送指令 控制流指令 控制处理器执行状态的特殊指令 控制流指令有如下几种形式： 条件转移 子程序调用与返回 系统调用 异常 处理器主要花费时间在什么？ 怎样才能使处理器运行得更快？ 流水线技术