可编程逻辑器件PLD.pptVIP

第八章 可编程逻辑器件PLD 第一节 可编程逻辑器件PLD概述 第二节 可编程逻辑器件PLD的基本单元 第三节 可编程只读存储器PROM和可编程逻辑阵列PLA 第四节 可编程阵列逻辑PAL和通用阵列逻辑GAL 第五节 高密度可编程逻辑器件HDPLD原理及应用 第六节 现场可编程门阵列FPGA 一、可编程只读存储器PROM PROM的结构是与阵列固定、或阵列可编程的PLD器件。对于有大量输入信号的PROM，比较适合作为存储器来存放数据，它在计算机系统和数据自动控制等方面起着重要的作用。 例1： 下图是一个8（字线）×4（数据）的存储器数据阵列图。 对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地实现任意组合逻辑函数。 3线-8线译码器 8×4存储单元矩阵 输出缓冲器 地址码输入端 数据输出端 字线 由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。 如当地址码A2A1A0＝000时，通过地址译码器，使字线P0＝1，将字线P0上的存储单元存储的数据0000输出，即D0～D3＝0000。 将左图地址扩展成n条地 址线，n位地址码可寻址2n个 信息单元，产生字线为2n条， 其输出若是m位，则存储器的 总容量为2n×m位。 0 0 0 1 0 0 0 0 EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件逻辑框图和引脚图。 EPROM2716是211×8位可改写存储器，有11位地址线A0～A10，产生字线为2048条，D7～D0是8位数据输出/输入线，编程或读操作时，数据由此输入或输出。 CS为片选控制信号，是低电平有效。 OE/PGM为读出/写入控制端低电平时输出有效，高电平进行编程，写入数据。 若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成2048×16的数据的连接示意图。 两片的数据线 排列成D0～D15 其余线全部并联 从组合电路角度来看: 例2：试用适当容量的PROM实现两个两位二进制数比较的比较器。 （1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F1＝1， A1A0等于B1B0时，F2＝1， A1A0小于B1B0时，F3＝1，下表给出了两位二进制数比较结果的输入输出对照表。 输入地址信号为电路的输入逻辑变量 存储矩阵为或阵列把 乘积项组合成m个逻辑函 数输出。 地址译码器产生2n个字线为固定与阵列产生2n个乘积项 由此可写出输出逻辑函数的最小项表达式为： F1＝?m（4,8,9,12,13,14） F2＝?m（0,5,10,15） F3＝?m（1,2,3,6,7,11） （2）把A1A0和B1B0作为PROM的输入信号，F1、F2和F3为或阵列的输出，下图是用PROM实现比较器的阵列图。 （3）选用PROM的容量16×3位可满足要求。 可见，以PROM实现简单的组合逻辑电路函数是很方便的。 实际上，大多数组合逻辑函数的最小项不超过40个，使得PROM芯片的面积利用率不高，功耗增加。 一般PROM输入地址线较多，容量也较大，又因为PROM的与阵列固定，必须进行全译码，产生全部的最小项。 4个地址进行全译码，产生16个乘积项。 0 . . . 16 3个输出产生3个乘积项之和函数。 为解决这一问题，考虑与阵列也设计成可编程形式来实现组合逻辑，由这一设想发明了可编程逻辑阵列（PLA）。 二、可编程逻辑阵列PLA 可编程逻辑阵列PLA和PROM相比之下，有如下特点： （一）PROM是与阵列固定、或阵列可编程，而PLA是与和或阵列全可编程； （二）PROM与阵列是全译码的形式，而PLA是根据需要产生乘积项，从而减小了阵列的规模； （三）PROM实现的逻辑函数采用最小项表达式来描述。而用PLA实现逻辑函数时，运用简化后的最简与或式； （四）在PLA中，对多输入、多输出的逻辑函数可以利用公共的与项，因而提高了阵列的利用率。 例3: 试用PLA实现四位自然二进制码转换成四位格雷码。 （1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。 N B3 B2 B1 B