教案11(数字电路).ppt

1、编码及编码器的概念；编码器的分类；优先编码器的概念； 应用举例：P186例4.3.3 试利用3线-8线译码器74HC138和适当的门电路设计一个多输出的组合逻辑电路： 4.3.5 数值比较器（学习思路：定义及逻辑功能表） 一、定义 二、分类及实例介绍 三、扩展及应用 三、扩展：用两片CC14585组成一个8位数值比较器 1、用译码器设计组合逻辑电路的方法； 《数字电子技术》多媒体课件 电子信息研究室 复习 2、译码器的概念及分类； 3、二进制译码器的功能、输出表达式（两种形式）； 译码器的扩展； 4、显示译码器的概念及与显示器件的接法。 二进制译码器输出表达式： 结论1：高电平有效的n位二进制译码器的输出给出了n变量的全部最小项m0~m2n-1。 结论2：低电平有效的n位二进制译码器的输出给出了n变量的全部最小项m0~m2n-1的反函数。 4.3.2 译码器 4.3.3 数据选择器 4.3.5 数值比较器 本节基本要求： 1、掌握用译码器设计组合逻辑电路的方法； 2、掌握数据选择器的概念及分类； 3、掌握数据选择器的扩展； 4、掌握用数据选择器设计组合逻辑电路的方法； 5、数值比较器的概念、类型、扩展。 三、用译码器设计组合逻辑电路 1、 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项。 2、 设计步骤 ①写出函数的标准与或表达式（最小项表达式）。（若需要，变换为与非-与非形式。） ②将译码器的输入端作为输入变量端，输出由译码器输出的组合实现。 ③画出用二进制译码器和相应的门电路实现这些函数的接线图。 解：首先将给定的逻辑函数化为最小项之和的形式： ∵题目给定的3/8线译码器为低电平有效 ∴对逻辑式进行变换得： 则实现电路为： 思考：若译码器为高电平有效，用什么门实现？ 令A2=A， A1=B， A0=C，则其输出是Y0′～ Y7′是m0′～ m7′ 课堂练习：P212题4.13 　 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。 二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，由n位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于n的组合逻辑函数。 译码器小结 思考：若用n位译码器实现的逻辑函数的输入变量数小于n， 如何实现？ 一、定义和类型： 从一组输入数据中选出某一个送到输出端的电路称为数据选择器；而选择哪一个送到输出端，由地址端的不同代码组合决定。 常见类型有：4选1、8选1、16选1等。 二、实例介绍： 4.3.3 数据选择器（多路开关、多路选择器） 一、定义和类型 二、实例介绍 三、扩展 四、用数据选择器设计组合逻辑电路 真值表 逻辑表达式 地址变量 输入数据 由地址变量的组合决定从４路输入中选择哪１路输出。 实例1：4选1数据选择器 集成双4选1数据选择器74HC153 实例2：集成数据选择器 0 1D0 1D1 1D2 1D3 × × 0 0 0 1 1 0 1 1 1 0 0 0 0 1Y A1 A0 返回扩展实例 当 =1时，芯片禁止工作； 当 =0时，芯片正常工作，输出为： 集成8选1数据选择器74LS151 当 =1时，芯片禁止工作； 当 =0时，芯片正常工作，输出为： 三、扩展 思路：用片选端扩展出高位地址端(P189页） 例：用双4选1数据选择器74HC153接成8选1数据选择器。 0 1D0 1D1 1D2 1D3 × × 0 0 0 1 1 0 1 1 1 0 0 0 0 1Y A1 A0 思考：输出端如何实现？ 回顾153功能 1、基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个输入变量处理。 2、用数据选择器实现逻辑函数的思路 四、用数据选择器设计组合逻辑电路 结论：n个地址变量的数据选择器，可以产生任何形式输入变量数不大于n＋1的逻辑函数。 将数据选择器的地址端作为逻辑函数的输入端，同时配合Di的适当状态（包括原变量、反变量、0和1），使要实现的逻辑函数的标准形式和数据选择器的输出形式相对应。 例4.3.5：用双4选1数据选择器74HC15