数电概述和连续时间系统的模拟(gu).ppt

数字电路实验概述连续时间系统的模拟 数字电路实验概述 实 验 箱 电 源 实 验 箱 电 源 实 验 箱 信 号 源 逻 辑 电 平 显 示 数 码 管 显 示 点 阵 显 示 数 字 电 路 接 线 区 外接仪器接线柱 实验箱使用注意事项 （1）外部12V直流电源接入实验箱时，必须检查电压值和极性无误。实验中暂不用电源时，只需将实验箱上的“电源开关”关断，不必关断外部的直流电源。 （2）合上“电源开关”后应检查电源指标灯是否点亮，如果使用了负电源则还应检查负电源的指标灯，当电源指示灯不亮时，应查明原因。 实验箱使用注意事项 （3）将集成电路插入插座时，必须将集成电路的缺口朝左且管脚与插座对准，如果管脚出现歪斜则应先将管脚用镊子校正，然后再插入插座。否则，将造成集成电路管脚与接线插座旁的管脚号标注不一致或遗漏管脚。 （4）起拔集成电路时，应该用起子或镊子从集成器件与插座之间插入，将器件轻轻地并保持平衡撬出。否则，极易将集成电路的管脚弄弯或损坏。 数字单元电路实验基础知识 （一）实验室使用的TTL集成电路 TTL：晶体管－晶体管逻辑电路 74LS× × × 或 74HC× × × 74：民品 54：军品 × × × 数字序号 LS：低功耗肖特基TTL，静态功耗大，扇出能力较强。 HC：高速CMOS系列，静态功耗低，扇出能力较弱。 教材《电工电子实验技术（上册）》P88~P90有详细介绍 （二）TTL数字集成电路使用规则 1、管脚 常用TTL数字集成电路的管脚排列可查《电工电子实验手册》P84~P94，并附有功能表。 使用时请注意： A．管脚图中半圆形符号在左侧，必须将集成电路背部（印有字符）的缺口也朝左时管脚图中的管脚编号才与集成电路实际管脚编号一致，否则，将造成两种管脚号标注不一致。 B．通常集成电路背部（印有字符）的缺口朝左时，左下脚为1脚、左上脚为最大脚号（也是接电源的Vcc脚）、右下脚为接电源GND脚。在大多数电路原理图中不画出Vcc脚和GND脚，实际使用时，必须在左上脚与右下脚间接入5V直流电源，且不可接错极性。 2、 TTL工作电源 TTL器件对电源电压要求很严，电源电压(Vcc与GND之间)为+5±0.5 V，超过这个范围将损坏器件或功能不正常。TTL电路的静态电流相当可观，应使用稳定的、内阻小的稳压电源，并要求有良好的接地。 TTL器件的浪涌电流流进电源，其电源内阻会产生电压尖峰，这在电路系统中可以产生较大的干扰。因此有必要在电源接入端接几十μF的电容作低频滤波，每隔5～10个集成电路在电源和地之间加一个0.01μF～0.1μF的电容作高频滤波。 3、管脚连接中须注意的问题 输出脚 输出端决不允许直接接+5V电源或接地。除集电极开路输出和三态输出电路外，输出端不允许并联使用，否则引起逻辑混乱，甚至损坏器件。 输出高电平VOH2.5V，输出低电平VOL0.4V 输入脚 所有输入端的输入电压的允许范围为+5V～－0.7V。若大于上限值，多发射极晶体管的发射结可能击穿；低于下限值时，衬底结可能导通。这些都将影响电路正常工作，甚至损坏器件。 正常工作情况下输入高电平5VVIH2.5V，输入低电平0VVIL0.8V 所有输入端应按逻辑要求接入电路，不要悬空处理，否则易受干扰，破坏逻辑功能。与门和与非门的多余输入端应接高电平或并联使用（当前级驱动能力较强）。或门、或非门，多余输入端应接低电平或接地。 控制脚（置“0”、置“1”、使能等） 控制脚不能悬空不用，都应根据功能要求连接相应电平/管脚/信号。 （三）数字电路调测 教材《电工电子实验技术（上册）》 P115~P127有详细介绍 1、静态测试 静态测试就是用人工的方法逐步改变输入变量，同时测试相应的输出。这种方法速度慢，一旦送入输入并保持变量后，被测电路在测试过程中不发生变化，故称其为静态测试法。这种测试方法适用于验证中、小规模集成电路的好坏和测试输出输入变量不多、状态不多的逻辑电路。 （1）组合电路的静态测试 用静态法测试组合电路时，实验箱的K1~K8提供所需输入逻辑电平，分别由K1~K8自复键控制，每按一次键，输出电平在“1”或“0”之间转换一次。 电路的输出信号送实验箱上L1～L8，与它们对应连接的8个发光二极管（被测输出信号为高电平）或不亮（被测输出信号为“0”或“高阻”）。 按照电路的真值表或功能表依次改变输入逻辑电平并逐项核实输出状况即可完成静态测试。 静态测试时输入信号是逐个改变的，输入变化很慢，显示的输出信号是输入电平稳定后的情况。与实际工作时的输入变化速度不同。所以，静态测试的条件与实际工作的条件不同，测试结果与实际情况也可能不同。尤其是当输入信号变化很快时，如果电路因器件延迟而产生了“竞争”或“冒险”