CMOS与ECL电路的开关级设计.pdfVIP

CMOS与ECL电路的开关级设计+ 吴训威 (杭州大学电子工程系杭州3】0028) 摘 要 本文在分析数字电路的传统设计理论中存在问 年来被用于各类数字集成电路(MSI，LSI．VLSl) 题的基础上。提出了使用开关变量与信号变量来分别描 的设计。 写数字电路内部元件的开关状态与电路信号等二者，井 然而，在以上理论中可以发现如下闸题： 由此出：始龟立了开关一信号理论．根据具体数字电路内 1．布尔代数中的二种取值Frr(常用枷1表示) 部的工作原理及信号的电眶表示与电流表示， 本文分别 通常被指定为二个相反的状态，如开关的断与 对CMOS与EcL譬二种电路进行了讨论，并发展了相应的通，并约定无数值的大小与比较的概念。但在物 开关级设计技术．设计实例表明，由于设计中以开关晶 理上它们常用信号的二种电平来表示，而这二种 体臂为构造单元，因此开关缓设计的电路要比传统的门 电平的检测则是由它们与阕电平的比较来进行 级设计具有较简单的结构。 的．这违背了原来的约定。 关键词数字电路，开关理论，逻辑设计．嘣0S电路． 2布尔代数中的与、或运算常用开关的串联 ECL电路 与荠联予以解释，但这和与门、或门的电路结构 与工作原理不一样。此外，与门、或门的内部电 l引 言 路并不能用布尔代数来设计。 数字电路的传统设计理论是基于布尔代数 3布尔代数中的非、与、或虽组成完备集， 的，其基本要点如下： 但它们却不能用来表示一个具有高阻态输出的电 路中输出对输入的函数关系。如图Z(a)所示 1．变量取二值(F／T或011)，它表示信号的 二值(如屯平的低／高)。 CMOS传输『】的输出在教科书中常被记成 2．变量之间的基本运算为非(七、与(n1、或 (u)，在数字电路中分别用非门、与门、或门来 态，但在布尔代数中从未定义过与。有关的非、 实现对输入信号的非、与、或运算。 与、或运算。 3． 非、与、或三种基本运算组成完备集， 即可用它们来表示任意一个二值函数，并可由其 l口F 具体表示形式直接得到相应的电路实现。 以异 或函数xoY=@ny)U@ny)为例，图1为 与函数形式完全对应的电路结构。 显然，在如 挣 a月 上的数字电路设计理论中以门电路为最小构造单 元，因此被豫为门级设计技术，该技术在近几十 fa) (b) 囤2二种CMOS基本电路(a)传输门，(b)非门 此外，前已指出，布尔代数只能用于指导数 字电路的门级设计，但人们早已意识到，蹙好的 逻辑设计并非必须从门的概念得到{1】，如果能在 设计中以开关元件为最小构造单元，则可实现数 固l用非门、与门、或门实现异或函数 字电路的开关级设计。可以预见．开关级设计的