Xilinx FPGA设计基础 VHDL版 含光盘 教学课件 作者 李云松 全书 第3章.ppt

第3章 VHDL硬件描述语言 3.1 VHDL的历史和概况　　VHDL是VHSIC硬件描述语言(VHSIC Hardware Description Language)的缩写，而VHSIC又是超高速集成电路(Very High-Speed Integrated Circuit)的缩写。从这个缩写我们大致可以看出VHDL语言的起源和目的。　　VHDL是1980年在美国国防部的指导下开发的，于1983年完成。1987年被美国国防部和IEEE确定为标准的硬件描述语言，形成的标准为IEEE 1076。当初开发这种语言是出于美国国防部采购电子设备的需要。美国军队的装备是向私人企业采购的，如果武器大量装备部队，而其中某个供应商在几年后倒闭了，那这种武器的维修保养和再生产就会出现 大问题。而这些电子设备，尤其是超高速集成电路的内部结构很复杂，如果出现了这种问题要找其他公司生产代用品就非常困难。因此，美国国防部希望供应商能留下其产品的信息，以保证其一旦破产能由其他厂商迅速生产出代用品。由于涉及商业机密和知识产权的问题，供应商不会提供最初的设计文档，于是美国国防部就提出了一种折中的方法，即硬件描述语言，也就是VHDL。供应商要用VHDL把自己生产的集成电路芯片的行为描述出来，例如从芯片的哪个管脚输入什么样的信号，过多长时间能输出什么样的信号等。这样，如果需要其他厂商生产代用品，只需要按照VHDL文档，设计行为与其相同的芯片即可。 　　VHDL当初是为了描述芯片的行为，而并不是为了设计硬件而开发的，因此IEEE 1076-1987标准在模型描述方面非常详尽，但在综合方面它只定义了一些很宽泛的参数，在工程实现中有很大的难度。1993年，IEEE修订了VHDL标准，新标准相对于87版本有了很大的改进。93版本的VHDL是目前应用最广泛的版本，很多厂商的综合工具都支持这一标准。IEEE规定其标准必须每五年修订一次，因此VHDL还有很多后续版本，如2000版，但这些版本并没有修订多少内容。 3.2 VHDL基本设计思想　　从VHDL的字面含义可以看出，VHDL语言着重于描述。通过描述芯片的输入/输出、结构和行为等，使工程师能从概念上对芯片有一个完整的了解。描述的目的是要传递信息，通常意义下的描述是一个非常灵活的过程，例如口述、打手势、书面陈述等，但每个人的表达方式和理解方式不同，这些方法都无法或很难准确无误地传递要表达的信息。因此，工程化的描述都采用规范的语言形式，用严格的语法结构限定描述的内容，VHDL也不例外。 　　VHDL只是给工程师提供了一个描述规范，用这种规范进行描述可以使众多工程师之间传递信息更加简洁、准确。学习VHDL就是学习如何利用这些规范进行描述，因此，我们在学习VHDL之前，要在思维中假想一个现成的芯片，学习的过程中，对照芯片不断完善对芯片的描述。　　VHDL不仅可以对芯片的接口和行为参数做详尽的描述，而且可以作为一门编程语言对可编程逻辑器件进行编程配置。目前，可编程逻辑器件的EDA工具都支持以VHDL代码作为工程设计的输入。　　VHDL语言语法简单，结构明晰，可以满足工程设计中的各种需求。 　　1) 用编程的方式描述设计的功能　　在2.2节的实验中，我们已经初步接触了VHDL语言程序。VHDL程序的设计方法与其他编程语言的设计方法很相似，工程师可以用编程的思想完成FPGA的电路设计。这对于熟悉Pascal或C语言的工程师来说相当方便。　　2) ?VHDL支持工程设计的结构化描述　　一般在硬件电路设计中，采用自底向上的设计方式，即先设计构成系统的各个组成模块，明确模块的端口和时序，然后设计模块之间的互联关系，组成整个系统。 　　VHDL不仅支持自底向上的设计方式，而且支持如图3.1所示的自顶向下的设计输入模式，这种输入模式更符合一般设计者对工程的认知过程。首先根据工程设计需要完成的功能、芯片的输入/输出信号的定义等信息，对设计的顶层模块进行描述。然后，将顶层模块的功能实现划分为几个二级功能模块，对二级模块的端口和互联关系进行描述。如此，由顶向下逐步将系统模块划分为底层的模块实现。 图3.1 自顶向下的设计输入方式 　　3) ?VHDL支持多层次抽象描述　　FPGA电路设计一般抽象为四个层次，即行为层次(Behavioral)、寄存器传输层次(RTL，Register Transfer Level)、逻辑门层次(Logic)和布图层次(Layout)，如图3.2所示。　　行为层次主要关注模块的功能描述和仿真验证，寄存器传输层次要关注模块的可综合电路的实现，逻辑门层次考虑如何用门级电路实现给定功能，布图层次考虑如何将电路适配到FPGA的资源中。　　抽象层次越高，设计和仿真用的时间越少，但对电路细节的