- 1、本文档共10页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
八路彩灯循环显示.doc
电子课程设计
——8路彩灯显示
目 录
一、设计任务与要求——————————————3
二、总体框图—————————————————3
三、选择器件—————————————————4
四、功能模块—————————————————5
五、总体设计电路———————————————7
六、总结———————————————————9
参考文献—————————————————9
八路彩灯设计
设计任务与要求
控制8个LED进行花色显示,设计五种模式:LED从左到右依次闪烁;LED从右到左依次闪烁;LED从中间到两边依次闪烁;LED奇数指示灯依次闪烁;LED偶数指示依次闪烁。五种模式循环切换,复位键(CLR)控制系统的运行与停止。
总体框图
方案一:
图(1)方案一框图
时钟输入:给分频电路时钟脉冲;
计数器:控制五种循环模式的转换;
移位寄存器:通过移位实现每种模式的所有状态;
LED显示:彩灯演示;
清零输入:CLR键,实现复位功能。
方案二;
图(2)方案二框图
时钟输入:给分频电路时钟脉冲;
控制电路:状态机,当时钟输入给状态机一个脉冲输入后,状态机就会自动进行第一种循环,当第一种循环结束后,状态机会自动进行下一个循环,依次类推,当第五种循环模式结束后,状态机就会自动转换到第一种模式,这样一直循环下去。
LED显示:彩灯演示;
清零输入:CLR键,实现复位功能;
方案选择:方案二;
选择理由:结构简单,易于实现。
选择器件
Quartus II 6.0 软件;
FPGA适配器实验板:标准配置是EP1C12Q240C8;
下载接口是数字芯片的下载接口(JTAG),下载形式为USB-Blaster,主要用于FPGA芯片的数据下载;
时钟源;
电源、八个LED灯。
功能模块
LED(状态机)模块
图(3)LED(状态机)模块
LED模块由两个主控进程控制,时序进程和辅助进程组成,各进程分工明确。
在完整的循环过程中,状态机中最先启动的是以CP为敏感信号的时序进程,当时序进程被启动后,按顺序进行五种循环模式,当CLR接收到一个低电平脉冲时,循环将自动恢复到第一种循环模式,继而进行循环.
2、LED模块VHDL程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cdxs is
port(led : out std_logic_vector(7 downto 0);
vga: out std_logic_vector(3 downto 0); ---控制小灯亮暗
cp ,clr : in std_logic;
ledd: out std_logic); ---20MHZ clock signal
end cdxs;
architecture one of cdxs is
--signal fre :STD_LOGIC;
signal s :std_logic_vector(5 downto 0); ---6花色
signal s1 :std_logic_vector(7 downto 0); ---赋值给8个小灯
begin
vga=0001;
p1:process(cp,clr)
begin
if clr=1 then
s= 000000;
ledd=s(1);
elsif cpevent and cp=1 then
if s=100010 then s=s+1;
else
s=000000;
end if;
end if;
ledd=s(1);
if s= 000000 then s1
elsif s= 000001 then s1
elsif s= 000010 then s1
elsif s= 000011 then s1
elsif s= 000100 then s1=00001
文档评论(0)