实验一：信号发生器系统实验.doc

实验一 信号发生器系统实验 实验目的 了解多种时钟信号的产生方法； 掌握用数字电路产生伪随机序列码的实现方法； 了解PCM编码中的收、发帧同步信号的产生过程； 掌握数字示波器的使用方法。 预习要求 阅读本实验的原理内容，理解信号发生器系统的原理，熟悉各芯片功能。 实验仪器仪表及所用芯片 实验仪器仪表 +5V、+12V、-12V三组直流稳压电源 数字示波器 电子与通信原理实验系统实验箱 三用表 实验用芯片的介绍 74LS04 六倒相器 典型参数：，/门 逻辑表达式： 外引线排列及逻辑图 74LS10 三输入与非门（3个） 典型参数：，/门 逻辑表达式： 外引线排列及逻辑图 74LS74 双D型正沿触发器（带预置和清零） 典型参数：，/门 功能表： 输入 输出 PR CLR CLK D Q L H L H H H H L L H H H X X X ( ( L X X X H L X H L H* H L Q0 L H H* L H PR 预置 * 不稳定状态 CLR 清零 ( 时钟脉冲上升沿 CLK 时钟 X 任意状态 外引线排列及逻辑图： 74LS86 二输入异或门（4个） 典型参数：，/门 真值表： 输入 输出 A B Y 0 0 1 1 0 1 0 1 0 1 1 0 逻辑表达式： 外引线排列及逻辑图 74LS161 可预置四位二进制计数器（直接清零） 典型参数：，/门 真值表： 计数 输出 计数 输出 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 8 9 10 11 12 13 14 15 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 功能表： 输 入 输 出 时钟 CLK CP 清零 CLR 置数 LOAD 选通 CEP 选通 CET 数据输入 Q0 Q1 Q2 Q3 P0 P1 P2 P3 X 0 X X X X X X X 0 0 0 0 ( 1 0 X X P0 P1 P2 P3 P0 P1 P2 P3 X 1 1 0 X X X X X 保持 X 1 1 X 0 X X X X 保持 ( 1 1 1 1 X X X X 加法计数 外引线排列图 TL084 双极JFET四运算放大器 实验电路工作原理 时钟信号是其他各级电路的重要组成部分，在通信电路及其他电路中，若没有时钟信号，则电路基本工作条件得不到满足而无法工作。因此，我们在做电子与通信原理各项实验时，必须先对所有的时钟信号加以了解、熟悉，以便能顺利地进行后面的各项实验。 电路组成 信号发生器电路供给实验箱各实验系统的各种时钟信号和其他有用信号与测试信号，实验电路原理框图如图1-1所示： 图1-1 信号发生器原理框图 图1-2 是信号发生器电原理图，由以下电路组成： 内时钟信号源； 多极分频极脉冲编码调制（PCM CODEC）系统收、发帧同步信号产生电路； 伪随机序列码产生电路； 简易正弦信号发生电路。 电路工作原理 内时钟信号源 内时钟信号源电路由晶振J101（4.096MHz）、电阻R101（1KΩ）和R102（1KΩ）、电容C101（0.01μf）、非门U101：A（74LS04）和U101：B（74LS04）、U106：B（74LS74）组成。若电路加电工作后，在U101：A的输出端输出一个比较理想的方波信号，输出振荡频率为4.096MHz，经过D触发器进行二分频，输出为2.048MHz方波信号，输出送到信号转接开关K101的1脚。 三级基准信号分频电路及PCM编码调制收发帧同步信号产生电路 该电路的输入时钟信号为2.048MHz方波，即测量点TP101端，三级基准信号分频电路及PCM编码调制收发帧同步信号均由可预置四位二进制计数器（带直接清零）组成的三级分频电路组成，逐次分频变成8KHz窄脉冲。 U102、U103、U104（74LS161）的第二引脚为各级时钟输入端，输入时钟为2.048MHz、128KHz、8KHz。数据输入端P3、P2、P1、P0均接地，为低电平这样每次均从零开始计数，当计数到16个脉冲后，其15引脚为进位输出端，输出一个被除16的128KHz、8KHz窄脉冲信号。各级的Q0、Q1、Q2、Q3输出均为2分频输出波形。由第一级分频电路产生的128KHz窄脉冲和由第二级分频电路产生的8KHz窄