实验三 序列信号发生器与检测器设计.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验三 序列信号发生器与检测器设计.doc

实验三 序列信号发生器与检测器设计 一、实验目的 1.学习一般有限状态机的设计; 2.实现串行序列的设计。 二、设计要求 先设计0111010011011010序列信号发生器; 再设计一个序列信号检测器,若系统检测到串行序列11010则输出为“1”,否则输出为“0”,并对其进行仿真和硬件测试。 三、实验设备 PC机,Quartueⅱ软件,实验箱 四、实验原理 1、序列信号发生器 CNT 0000 0001 0010 0011 0100 0101 0110 0111 ZOUT 0 1 1 1 0 1 0 0 CNT 1000 1001 1010 1011 1100 1101 1110 1111 ZOUT 1 1 0 1 1 0 1 0 复位信号CLRN。当CLRN=0时,使CNT=0000,当CLRN=1时,不影响程序运行,每来一个CLK脉冲CNT加一。 2、序列信号检测器 状态转移图: 五、实验步骤(实验程序来源:豆丁文库) 1、信号发生器 建立工作库文件夹,输入设计项目VHDL代码,如下: 2)对其进行波形仿真,如下图: 波形分析:由ZOUT项可以得出ZOUT的输出值为0111010011011010,为理想输出值,即信号发生器的程序是对的。 3)将其转换成可调用元件如图: 2、信号检测器 1)建立工作库文件夹,输入设计项目VHDL代码,如下: 3)将其转换成可调用元件如图: 3.序列信号检测器顶层文件 1)调用序列信号发生器和序列信号检测器元件,建立工作库文件夹,输入设计项目原理图如下图: 2)对总体进行波形仿真,如下图: 波形分析:在15个时钟周期内ss有2个1,就代表出现了2个11010信号,实现了信号的检测,达到了预期的检测效果。 4.管脚邦定

文档评论(0)

文档精品 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6203200221000001

1亿VIP精品文档

相关文档