灯控制电路设计.docVIP

实验八 灯控制电路设计 一、实验目的 熟悉常用中规模计数器的逻辑功能； 掌握综合数字逻辑电路的设计方法。 二、 数字电路实验箱 函数信号发生器 74LS00，74LS86，74LS138和74LS90 三、实验原理： 本次实验主要用到一下四款芯片：74LS00，74LS86，74LS138，74LS90，具体原理如下： 74LS00：门电路是数字逻辑电路的基本组成单元，它最早是由分立元件构成，体积大性能差，随着现代半导体工艺的快速发展和电路设计概念的不断改进，使所有的分立元件连同布线都集成在一小块硅芯片上，形成集成逻辑门。门电路安逻辑功能可分为：与门、或门、非门、及与非门、或非门、异或门等。按电路结构组成的不同，可非为分立元件门电路、CMOS集成门电路、TTL集成门电路通常封装在集成芯片内，一般有双列直插和表面贴装两种封装形式。实验中常用的封装形式为双列直插式。每个集成电路都有自己的代号，与代号对应的名称形象地说明了集成电路的用途。 本次实验所选用的74LS00是二输入端四与非门，这个集成电路中包含了四个二输入端的与非门。其中A、B为输入端，Y为输出端，电路逻辑为： 74LS138：74LS138是3-8线优先译码器；其真值表如下： 74LS86：如同74LS00，此芯片集成了4个异或门； 74LS90: 74LS90是一块二-五-十进制异步计数器，外形为双列直插，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专用置“0”端、和置“9”端、。其中、为两个异步清零端，、为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。 实验内容： S1 S0 四 盏 灯 的 状 态 0 0 全亮 0 1 每次亮一盏，从左到右循环 1 0 每次亮一盏，从右到左循环 1 1 全亮 1、当时： 根据题目要求，首先设计全亮的情况，也就是S1 ，S0全为高电平或全为低电平的时候，此时的结果均为O，而要使灯亮需为高电平1，所以在每个灯前接个与非门即可，当电路处于其他状态时，为1，将对与非门的结果没有影响，因此处接与非门合理。 2、当时： 下面设计为1的情况，也就是一个开关接高电平，一个接低电平，我们可以发现，由于为1，将对与非门的结果没有影响，此时靠其他输入来控制灯。 根据四盏灯的状态要求，每次闪一盏，循环显示，即形成一个有四种状态的循环，我们很容易想到利用74LS90构成一个四进制计数器，这样就可以利用计数器的四种状态来控制一个循环内灯的四种状态。 对于计数器的是输出结果，进行相应的逻辑变换，将输出结果送给与非门即可得到相信的灯控制信号，这里我们利用74LS138进行相应的功能转换，根据其特性，可以选四个端口连接到与非门的输入端，那么现在需要确定的就是计数器到译码器的连接方式，我们可以通过列写真值表的方法来求得。 74LS90 74LS138 C B A 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 0 0 1 1 1 由于要研究计数器到译码器的连接，仅需看红色圈圈出的部分即可，不难得到： 3、根据分析，得出电路连接图： 注：A、B键分别控制开关S1,S0接高低电平，仿真时可以使用。 4、部分仿真结果抓图： [键入文字] 实验八 灯控制电路设计 2 1