电子电路设计实习报告.docVIP

成绩 徐州工程学院 电子电路设计报告 设 计 名 称 八路数显抢答器设计 学 院 信电工程学院 专 业 电子信息工程技术 班 级 09通信 学 生 姓 名 施祎莹 学 号 20090506109 设计要求与内容 要求： 1、熟悉八路数码显示抢答器的基本工作原理 2、掌握常用元器件分类命名型号规格参数表达方法、常用元器件识别及测量方法、元器件安装使用方法以及元器件检测与筛选方法 3、掌握实现抢答、编码、优先、锁存和复位的基本原理与方法 4、掌握555定时及数码管的原理及应用方法 内容与步骤： 1、设计一个能正常工作的八路数码显示抢答器 2、完成产品的安装与调试 2、完成设计报告 设计原理与电路图 CD4511：双列直插16脚分装，它将BCD标准代码变换成驱动七段数码管所需的信号。其中四线A~D为BCD码输入端。高电平有效。A为低位输入端，D为高位端。七段a~g输出高电平以驱动共阴极数码管发光。LE为锁存控制端，高点平时能够锁存输入的BCD码。LT为灯测试反相控制端，BI为消隐反相控制端。 555成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 它的各个引脚功能如下： 1脚：外接电源负端VSS或接地，一般情况下接地。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 3脚：输出端Vo 2脚：低触发端 6脚：TH高触发端 4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表6—1示。清零端 高触发端TH 低触发端 Q 放电管T 功能 0 × × 0 导通 直接清零 1 0 1 0 导通 置0 1 1 0 1 截止 置1 1 0 1 0 1 1 保持上一状态 截止 保持上一状态 置1 保持上一状态 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。