电子电路课程设计.doc.docVIP

武汉工业学院 学校院系：数 理 科 学 系 指导老师：张 双 德 学 号： 0 9 1 2 0 4 2 21 姓 名：熊 晨 辉 日 期：2011-6-24 实验课题：数字电子时钟显示系统 实验目的：通过时钟电子时钟系统的设计和仿真，要掌握电子仿真软件的使用，同时熟悉组合逻辑芯片（74LS48,74LS191,74LS92,74LS90，74LS00，555定时器等）的结构及各引脚的功能作用，掌握芯片的功能使用；同时让我们初步了解数字逻辑电路系统的大概流程。 实验内容： 画出并熟悉数字钟的主体电路逻辑图，（实验过程中电路图指导老师已给出） 查阅资料搜集各芯片的引脚结构及功能，关键步骤，为下面的接线做准备 在仿真软件上连线仿真并调试，及时发现问题 实验仪器：七段译码器（BS202）芯片74LS48 74LS191 74LS92 74LS90 74LS00 555定时器，电容，导线等 实验原理：数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。整体电路图如下： 秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号， 一是提供功能扩展电路所需的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下： 秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。 60进制计数器 由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。 24进制计数器 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。如下图（电阻可要可不要，仅仅起限流保护作用） 校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不校正时，K1、K2开关是闭和的。当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把K1开关闭上。校正分位时和校正时位的方法一样。其电路图如下: 实验心得： 由于是第一次接触课程设计，所以在设计过程中遇到了很多麻烦，但比较喜欢这种学习模式，和实际接触比较紧。 在这次数字钟的设计中有很多收获，加深了对数字电路的理解和应用。 我自己在做实验过程中，感觉最大的困难是，各芯片的引脚功能。因为芯片呈现出的只有几个引脚，必须对照引脚功能表才能获知每个引脚的功能。在此过程中我们通过查阅书籍及上网才把相关的知识整理出来。本次试验中用到的90和555芯片我印象最深了，充分了解其功能应用，如下： ⑴ 集成异步十进制计数器74LS90 集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CKB相连从CKA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CKA相连，从CKB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能