电子综合实验2.docVIP

电工电子综合II 实验报告 题目 数字计时器 姓名 高欣 学号 0804210221 专业 电子信息工程 数字计时器 一. 设计的目的及要求： 1.目的：（1）掌握常见集成电路工作原理和使用方法。 （2）学会单元电路的设计和单元电路之间组合的方法。 2.要求：（1）设计实现信号源电路（f1=1Hz f2=2Hz f3=500Hz f4=1KHz）。 （2）设计实现从 00’00’’ — 59’59’’数字计数器。 （3）设计实现从 00’00’’ — 59’59’’译码显示电路。 （4）设计实现快速校分电路（校分时秒计数器停止，有防抖动功能）。 （5）设计实现任意时刻复位功能。 （6）设计实现（59’53’’, 59’55’’, 59’57’’ 报低音（频率500Hz））， 59’59’’报高音(频率1kHz)三低一高整点报时电路。 （7）整体实现00’00’’ — 59’59’’数字计时器电路。 二．设计原理： 原理框图：根据设计的要求可得到如下的数字计时器的原理方框图，包括5个大单元电路：信号源，数字计数器，译码显示器，报时器和控制器。 2. 各单元电路的功能及设计方法： 2.1信号源: 给计数器提供计数脉冲。需要产生1Hz的脉冲信号提供给数字计时器单元。这里采用NE555集成电路和分频器CD4040构成：NE555芯片产生振荡，所产生的振荡频率通过CD4040进行分频可得到的1Hz的信号源。 2.2数字计时器： 数字计时器也就是计时电路， 是数字计时器的核心。因为要计时从00’00’’ — 59’59’’ 所以计时电路的模为60，也就是要设计两个模60的计数器。可以看到秒和分的个位为十进制，十位为六进制，所以采用二 - 十进制加法计数器CD4518实现。 2.3译码显示器： 将分和秒的个位、十位分别在七段数码显示器上显示出来。因为从计时电路送过来的信号为二进制所以必须要先在七段数码显示器进行译码才可以显示出来。显示电路采用CD4511显示译码器和七段共阴数码显示器，电路从00’00’’ — 59’59’’，译码显示电路用四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。七段数码显示器是共阴的所以要通过一个150Ω电阻来接地防止电压过高烧坏。 2.4控制器： 进行复位以及校分。为了提高校分速度应将2Hz的信号源送到分的个位，校分时秒保持。校分和复位单独采用两个开关来控制，因为开关时有抖动现象所以控制电路应具有防抖功能，可采用D触发器(采用74LS74芯片)和一些与非门(采用74LS00芯片)来实现。 2.5报时器： 设计要求在59’53’’, 59’55’’, 59’57’’ 报低音即将频率500Hz送到蜂鸣器，在59’59’’报高音即将频率1kHz送到蜂鸣器从而可以实现报时功能。 三．设计中所使用的元件： 1.清单： 电 阻 150Ω 4只 1kΩ 1片 3 kΩ 1片 电容 0.047μf 1片 LED 共阴双字屏 2块 集 成 电 路 NE555 1片 CD4040 1片 CD4518 2片 CD4511 4片 74LS74 1片 74LS00 3片 74LS20 1片 74LS21 3片 2.各元件的功能表及引脚图: 2.1 NE555集成电路： NE555是一种很常用的集成电路，用途十分广泛。在本电路中，构成计时器的发生器（信号源）。 NE555功能表： (引脚4 ) Vi1(引脚6) Vi2(引脚2) VO(引脚3) 0 × × 0 1 0 1 禁止 1 1 1 保持 2.2 CD4040集成电路： CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路，其引脚图如图2所示。 图2 CD4040引脚图 其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 2.3 CD4518集成电路 CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，其引脚图如图3所示。 CD4518逻辑功能表: 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 2.4 CD4511集成电路: CD4511是一种8421BCD码向