一种基于FPGA的数字锁相环测速实现方法.pdfVIP

维普资讯 第 25卷 第 1期 宝鸡文理学院学报 (自然科学版) Vo1．25 No．1 2005年 3月 JournalofBaojiUniversityofArtsandSciences(NaturalScience) M ar．2005 一 种基于FPGA的数字锁相环测速实现方法 王广平 ，马选谋 ，岳喜成 (1．宝鸡职业技术学院 工学部 ．陕西 宝鸡 721004；2．宝鸡文理学 院 物理系，陕西 宝鸡 721007) 摘 要 i通过锁相环路的应用介绍，说明了全数字锁相环的优点，详细讨论 了如何在 FPGA 中利用 Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中，可逆计数器模值的能 修改特性，来控制 DPLL的跟踪补偿和锁定时间，DPLL的中心频率 以及消除 “纹波”的方法 。 关键词 ：数字锁相环；变模计数器；中心频率；数字鉴相器 中图分类号：TP273．8；TN911．72 文献标识码：A 文章编号：1007—1261(2005)O1—0056—04 Aspeed-’measuredwaybasedondigital phase-lockedloopofFPGA W ANG Guang—ping ，MA Xuan—roOD ，YUE Xi—cheng。 (1．Ba0jiVocational TechnologyCollege，Baoii721004。Shaanxi。China； 2．Dept．Phys．，BaojiUniv．Arts Sei．，Baoji721007。Shaanxi，China) Abstract：Itisdiscussedhow toimplementalead lagDPLL (LL—DPLL)inVerilogwithaAL- TERAS CPLD torecoverthespeedofanmotorandthrough theup — downcountertoadjusttheceter frequenceofDPLL，changethemodlenumbertocontrolthephaseretrieve．Theeffectoftheloopsar— chitectureparametersonitsperformanceisindicated． Keywords：digitalphase-locked loop；mode—changed counter；center frequence；lead lag digital phasedetector 1 锁相环的应用状况 本，应用锁相环路的领域主要在航天方面，包括轨 道卫星测速及升空探测等，随着集成电路技术的 锁相环路有着非常广泛的应用，它除了可以 发展，数字环路逐渐变成一个成本较低的、使用方 进行信号的调整和解调外，还大量应用于电机控 便的多功能组件 ，这为促进锁相环技术在更广泛 制，信号检测，超声波发生，频率跟踪，感应加热等 的领域应用提供了条件，随着数字通讯技术的发 许多场合 ，虽然有很多模拟形式的锁相环如 4046 展，相应出现了各种数字锁相环路 ，它们在数字信 等，但它们有许多难 以克服的缺点，调节困难，跟 踪性能差，稳定性差，起动 困难等许多不利的因 号传输到载波同步，相位同步，相干解调等方面发 素，而