- 1、本文档共41页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Cortex-M3内核——TI Stellaris Family 技术应用讲座 1.1 Cortex-M3相关公司体系结构 ARM公司概述 ARM微处理器及其发展 ARM公司概述 1.2 Cortex-M3内核体系结构 Cortex-M3简介 Cortex-M3内核结构与优势 Luminary Micro公司Cortex-M3介绍 选择ARM处理器,ARM7还是 Cortex-M3 1.4 我们公司的Cortex-M3评估套件展示 微型打印机电子制作套件 射频卡考勤电子制作套件 指纹考勤电子制作套件 射频卡考勤电子制作套件 使用我公司EXP-LM3S6952 CPU板卡及E-LAB-Mifare模块制作而成。用串口线将CPU板卡串口连至PC机端串口。打开PC机上的超级终端,正确设置串口参数,将Mifare IC卡靠近射频读卡区,在超级终端上会显示每张用户卡所对应的特定的SN。 * 讲座主要内容: 1) ARM与其体系结构概述 2) Cortex-M3体系结构 3) TI Stellaris family介绍 4) 我们公司的Cortex-M3评估套件展示 5) 关于培训事项 ARM(Advanced RISC Machines)既是一个公司的名字,也是对一类微处理器的通称,还可以认为是一种技术的名字。 ARM公司1991年成立于英国剑桥,主要出售芯片设计技术的授权。目前,采用ARM技术知识产权(IP)核的微处理器(即我们通常所说的ARM微处理器),已遍及工业控制、消费类电子产品、通信系统、无线系统等各类产品市场。基于ARM技术的微处理器,其应用占据了32位RISC处理器75%以上的市场份额。ARM技术正在逐步渗透到我们生活的各个方面。 ARM微处理器及其发展 ARM微处理器的几个系列: ARM7系列、ARM9系列、 ARM9E系列、 ARM10E系列、 SecurCore系列、Intel的XScale系列、Cortex系列。 ARM体系结构的发展: (1)V1~V3版本; (2)V4T版本; (3)V5版本; (4)V6版本; (5)V7版本。 ARM公司为新的ARM V7架构定义了三大分工明确的系列:“A”系列面向尖端的基于虚拟内存的操作系统和用户应用;“R”系列针对实时系统;“M”系列针对微控制器和低成本应用系统。 ARM公司于2005年推出了Cortex-M3内核,就在当年ARM公司与其他投资商合伙成立了Luminary(流明诺瑞)公司,由该公司率先设计、生产与销售基于Cortex-M3内核的ARM芯片——Stellaris(群星)系列ARM。 Cortex-M3内核是ARM公司整个Cortex内核系列中的微控制器系列(M)内核,还是其它两个系列分别是应用处理器系列(A)与实时控制处理系列(R),这三个系列又分别简称为A、R、M系列,当然这三个系列的内核分别有各自不同的应用场合。 Cortex-M3简介 Cortex-M3内核主要是应用于低成本、小管脚数和低功耗的场合,并且具有极高的运算能力和极强的中断响应能力。 Cortex-M3处理器采用纯Thumb2指令的执行方式,使得这个具有32位高性能的ARM内核能够实现8位和16位的代码存储密度。ARM Cortex-M3处理器是使用最少门数的ARM CPU,核心门数只有33K,在包含了必要的外设之后的门数也只有60K,使得封装更为小型,成本更加低廉。 Cortex-M3采用了ARM V7哈佛架构,具有带分支预测的3级流水线,中断延迟最大只有12个时钟周期,在末尾连锁的时候只需要6个时钟周期。同时具有1.25DMIPS/MHZ的性能和0.19mW/MHZ的功耗。 Cortex-M3 中央内核基于哈佛架构,指令和数据各使用一条总线(右图中所示)。与 Cortex-M3不同,ARM7 系列处理器使用冯·诺依曼(Von Neumann)架构,指令和数据共用信号总线以及存储器。由于指令和数据可以从存储器中同时读取,所以 Cortex-M3 处理器对多个操作并行执行,加快了应用程序的执行速度。 Cortex-M3内核简介一:哈佛架构 内核流水线分3个阶段:取指、译码和执行。当遇到分支指令时,译码阶段也包含预测的指令取指,这提高了执行的速度。处理器在译码阶段期间自行对分支目的地指令进行取指。在稍后的执行过程中,处理完分支指令后便知道下一条要执行的指令。如果分支不跳转,那么紧跟着的下一条指令随时可供使用。如果分支跳转,那么在跳转的同时分支指令可供使用,空闲时间限制为一个周期。 Cortex-M3内核简介二:分支预
您可能关注的文档
- 4-3群落的结构18731.ppt
- 4-4生物的变异.ppt
- 4-8环境问题和我们的行动20726.ppt
- 4.1种群的特征0.ppt
- 4.2荒漠化的成因与防治.doc
- 4.3群落的结构17761.ppt
- 4.3群落的结构18444.ppt
- 4.3花药的发育和花粉粒的形成87758.ppt
- 4.4.1物质的构成.ppt
- 4物价局讲座.ppt
- 人寿保险经纪行业市场机遇分析.docx
- 2024-2030年日用香精产业规划专项研究报告.docx
- 2024-2030年日霜产业发展分析及规划专项研究报告.docx
- 2024-2030年日间行车灯行业市场现状供需分析及投资评估规划分析研究报告.docx
- 2024-2030年日霜行业风险投资发展分析及投资融资策略研究报告.docx
- 2024-2030年早教行业发展分析及投资战略研究报告.docx
- 2024-2030年早期教育玩具行业市场现状供需分析及投资评估规划分析研究报告.docx
- 生物的进化与物种适应性变化.pptx
- 2024-2030年早期进入锯行业市场现状供需分析及投资评估规划分析研究报告.docx
- 2024-2030年旱冰鞋产业市场现状供需分析及投资评估规划分析研究报告.docx
文档评论(0)