DSP课件乔瑞萍第章TMSCx的引脚功能、流水线结构和外部总线结构.ppt

第5章 TMS320C54x的引脚功能、流水线结构和外部总线结构 5.1 TMS320C54x的引脚和信号说明 5.2 流水线结构 5.3 外部总线结构 5.1 TMS320C54x的引脚和信号说明 TMS320C54x DSP基本上都采用超薄的塑料或陶瓷四方扁平封装(TQFP)，也有其他封装形式。图5-1所示是TMS320C541的引脚图。本节重点描述TMS320C541芯片的引脚功能。 图5-1 TMS320C541的引脚图 4．振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出信号。 CLKMD1～CLKMD3：3个外部/内部时钟工作方式输入信号，可以预置DSP的时钟比。 X2/CLKIN、X1：晶振到内部振荡器的输入引脚、内部振荡器到外部晶振的输出引脚。 5．主机接口(HPI)信号(TMS320C542/545/548等具有) HD0～HD7：HPI双向并行数据总线。 HCNTL0、HCNTL1：HPI控制信号。 HBIL：HPI字节确认输入。 6．串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。 FSR0、FSR1：用于接收输入的帧同步脉冲。 FSX0、FSX1：用于发送的帧同步脉冲。 7．电源信号 CVDD、DVDD、VSS：CPU内核电源电压、I/O引脚的电源电压和器件地。 8．IEEE 1149.1测试引脚 5.2 流 水 线 结 构 1．流水线概述 指令流水线包括执行指令时发生的一系列总线操作。TMS320C54x的流水线有6个独立的阶段：程序预取指、取指、指令译码、寻址、读和执行指令。由于这6个阶段是独立的，因此这些操作有可能重叠。在任意给定的周期里，可能有1～6条不同的指令是激活的，每一条指令都处于不同的阶段。图5-2说明了对于单字、单周期指令，在没有等待状态情况下6级流水线的操作。 图5-2 6级流水线的操作 图5-2 6级流水线的操作 这6级流水线的功能如下： 预取指(Prefetch)：将所要取指的地址放在程序地址总线(PAB)上。 取指(Fetch)：从程序总线(PB)上取指令字，并装入指令寄存器(IR)。 译码(Decode)：对IR中的内容译码，产生执行指令所需要的一系列控制信号。 寻址(Access)：数据地址产生单元(DAGEN)在数据地址总线(DAB)上输出读操作数的地址。如果还需要第二个操作数，则在另一个数据地址总线(CAB)上也装入适当的地址，同时更新间接寻址方式中的辅助寄存器和堆栈指针(SP)。 读(Read)：从数据总线(DB)和控制总线(CB)上读操作数。 执行(Execute)：从数据总线(EB)上写数据。 6条单字、单周期指令的流水线操作如图5-3所示。 图5-3 6条指令的流水线的操作 2．双寻址存储器和流水线 TMS320C54x片内的双寻址存储器(DARAM)分成若干独立的存储器块，允许CPU在单个周期内对其访问两次。下列情况下访问DARAM不会带来时序上的冲突： ● 在单周期内允许同时访问DARAM的不同块。 ● 当流水线中的一条指令访问某一存储器块时，允许流水线中处于同一级的另一条指令访问另一个存储器块。 ● 允许处于流水线不同级上的两条指令同时访问同一个存储器块。 表5-1 访问DARAM块 3．单寻址存储器和流水线 TMS320C54x片内有两种形式的单寻址存储器： ● 单寻址读/写存储器(SARAM)。 ● 单寻址只读存储器(ROM或DROM)。 4．流水线延时 TMS320C54x流水线允许CPU多条指令同时访问CPU资源。由于CPU的资源是有限的，因此当一个CPU资源同时被一个以上流水线级访问时，就会发生冲突。有些冲突可以由CPU通过延迟寻址的方法自动消