第九章 硬件描述语言VHDL.pptVIP

第9章 硬件描述语言VHDL 学习要点 2.1概述 VHDL是一种标准化的硬件描述语言，它支持系统级、寄存器级和门级三个不同层次的设计。在数字系统从顶到底设计过程中，都可利用者同一硬件描述语言进行设计、模拟和存档。 VHDL的主要优点是： （1）覆盖面广，描述能力强，是一个多层次的硬件描述语言； （2）可读性好，既能构被计算机接受，也容易被人理解； （3）生命期长，它的硬件描述与工艺技术无关，不会因工艺变化而过时； （4）支持大规模设计的分解和已有设计在利用，有利于有多人或多项目组共同完成一个大规模设计； （5）已成为IEEE承认的一个工业标准，成为一种通用的硬件描述语言。 2.2VHDL的主要构件 1.实体 实体（Entity）说明:描述设计实体的外部接口信号。 实体的一般格式： ENTITY 实体名 IS [PORT(端口表)；] 实体说明部分; [BIGIN 实体语句部分；] END[ENTITY]实体名； 例2.1 或门的实体 ENTITY orgate IS PROT(a,b:IN BIT; z:OUT BIT); ENT orgate 实体部分的大写单词ENTITY、IS、OUT和END为关键字。VHDL本身不区分大小写，但为了程序清楚起见，本章都用大写表示。 端口信息描述了信号的流向、最常用的是输入和输出类型。BIT表示信号的数据类型为位，除此之外，他们还可以是整数、实数、无符号数、物理以及数据类型组成的记录和数组集合等。 2.结构体 电路描述部分称之为结构体，它用于 描述设计单元内部的行为、元件及连接关系。结构体定义出实体的功能，一个实体可以对应多个结构体，每个结构体代表该硬件的某一方面特性，例如行为特性或结构特性。每一特性的描述，又由于其层次、实现方法不同形成多个结构体。结构体的一般格式为： ARCHITECTURE 结构体名OF实体名 IS [定义语句];(内部信号，常数，数据类型，函数定义等) BEGIN [并行处理语句]； END 结构体名； 例2.2 或门的结构体 ARTHITECTURE b ehave OF orgate IS BEGIN or_fune:PROCESS(a,b) BEGIN IF(a=‘1’or b=‘1’)THEN Z=‘1’； ELSE Z=‘0’； END IF l; END PROCESS or_fune; END behave; 3.程序包 程序包（PACKAGE）是一种是包体中元件、子程序、公用数据类型和说明等其它设计单元可调用的设计单元。程序包包括程序包说明和程序包体。程序包说明为程序包定义接口，声明包中的类型、元件、子程序和说明，类似于实体ENTITY;程序包体规定程序的实际功能，存放元件和子程序等具体实现，类似于结构体ARCHITECTURE。 1.标量数据类型 标量数据类型是一种基本的数据类型，它包括有：字符、为、布尔量、实数、整数、物理单位和枚举等。类型说明的一般形式是： TYPE类型名IS类型定义 一个字符放入但单引号中就定义了一个字符:‘x’,字符可以是a～z中任一个字符、0～9中数字和特殊字符等等。 例2.3 枚举类型举例 TYPE my_state IS (reset,rw_ cycle,int_cycle)； … … SIGNAL state:my_state； … … state =reset; OK state=“00”； ERR 2.复合数据类型 复合类型的值可以分解为更细微的值。有两种复合类型：记录和数组。记录是异构复合类型，也就是说，记录的元素可以是不同的类型。一个记录类型的定义规定了一个或多个元素，每个元素具有不同的名字，并且可任意具有不同类型。 例2.4 复合类型举例 TYPE Instruction IS RECORD Opcode_field; Opcode; Opcode_1: address; Opcode_2: add