第五章-EDA工具软件QuartusⅡ的使用.ppt

EDA实验 EDA实验内容 QuartusⅡ基本应用 简单组合电路的设计(P106) 实验内容：利用Quartus Ⅱ完成2选1多路选择器的文本输入和仿真测试。最后在实验系统上进行硬件测试，验证本项设计的功能。 用原理图输入法设计1位全加器 实验内容：利用原理图输入设计一个1位二进制全加器(参见P86)。 EDA设计流程 EDA设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤。 EDA设计流程 设计准备 指设计者在进行设计之前，依据任务要求，确定系统所要完成的功能及复杂程度，器件资源的利用、成本等工作。 设计输入 图形输入方式/原理图输入 文本输入方式 波形输入方式 EDA设计流程 设计处理 设计编译和检查：语法、规则 逻辑优化和综合：将行为描述转换为与FPGA/CPLD的基本结构相映射的网表文件或程序。 适配和分割：将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。 布局布线 生成编程数据文件 EDA设计流程 设计校验 在编程下载前必须对适配生成的结果进行模拟测试，以验证设计，排除错误。 设计校验过程包括功能仿真和时序仿真。 功能仿真是直接对行为描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足设计的要求。该过程不涉及硬件特性。在编译后即可执行。 时序仿真接近真实器件运行特性的仿真，仿真文件包含硬件特性。该过程的仿真文件必须来自针对具体器件的综合器与适配器。 EDA设计流程 器件编程 把适配后生成的下载或配置文件通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证。 通常将对CPLD的下载称为编程，地FPGA的下载称为配置。 器件测试和设计验证 将含有载入了设计的FPGA/CPLD的硬件系统进行统一测试，最终验证设计项目在目标系统上的实际情况，以排除错误，改进设计。 常用EDA工具 设计输入编辑器 仿真器 HDL综合器 Quartus II 单击标题栏中的Processing→Start Compilation选项，启动全程编译。如果工程文件中有错误，在下方的信息栏中会显示出来。可双击此条提示信息，在闪动的光标处（或附近）仔细查找，改正后存盘，再次进行编译，直到没有错误为止。编译成功的标志是所有进程都完成。 编译成功后可以看到编译报告，左边栏目是编译处理信息目录，右边是编译报告。这些信息也可以在Processing菜单下的Compilation Report处见到。 4位加法器的设计 GW48实验系统原理与使用介绍 GW48系统使用注意事项 闲置不用系统时，关闭电源，拔下电源插头 当选中某种模式后，要按一下右侧的复位键“键A”，以使系统进入该结构模式工作 换目标芯片时要特别注意，不要插反或插错(当适配器上的10芯处于左上角时，为正确位置)，也不要带电插拔，确信插对后才能开 电源，其他接口都可带电插拔。 系统板上的空插座是为单片机AT89C2051准备的，除非进行单片机与FPGA/CPLD的接口实验和开发，平时在此插座上不允许插有任何器件，以避免与系统上的其他电路发生冲突 对工作电源为5V的CPLD(如1032/1048C、9508或7128S等)下载时，最好将系统的电路“模式”切换到“b”，以使工作电压尽可能接近5V。 GW48面板结构 GW48系统主要功能块 模式配置“键B”：能12选择种不同的实验电路结构。如选择“实验电路结构图NO.3”，则按“键B”，直至模式显示数码管SWG9显示“3”即可。 目标芯片适配座B2：实验中采用FPGA/CPLD。在P404表B.2中列出种芯片对系统板引脚的对应关系，以便在实验时经常查用。 GW48系统主要功能块 在线编程下载接口座J3B：用于反复插拔目标芯片适配座的情况 电压源模块：系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源。跳线JVCC（GW48—GK/PK2型标为“JP6”）是对编程下载口的选择跳线。对5V器件，如10K10、10K20、7128S、1032、95108等，必须选“5.0V”。而对低于或等于3.3V的低压器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。 实验电路结构图 实验电路信号资源符号图说明 图(a)是十六进制七段全译码器，有7位输出，分别接七段数码管的7个显示输入端a, b, c, d, e, f, g；全译码器的输入端为D、C、B、A，其中，D为最高位。 图(b)是高低电平 发生器，每按键一次，输出电平变化一次。输出为高电平时，所按键对应的