低介电常数绝缘材料在亚0。25微米CMOS工艺中研究方法.pdfVIP

20(10年10月·广西·北海 第七届全国固体薄膜学术会议 低介电常数绝缘材料在 亚0。25微米CMOS工艺中的研究方法 高腾博士 比利对IMEC研究所 }、删 蝣L：随着CMOS工艺的发展，多层金属布线成为工艺的瓶颈。当工艺水平达到亚0。2j微米 时，由于线间距的减少而导致线间电容的增大，Rc延迟已到了影响芯片速度的地步。寻找 其他低介电常数的绝缘材料来取代二氧化硅是减少RC延迟影响的主要方法。由于新材料的 引进而产生了相应的工艺问题。本文将比较一些常见的新材料壁王艺扩 低介电材料常见的分类方法有三种．—是按介电常数大小分，主要有3。5左右(如含 机材料(FOX)。 众所周知，二氧化硅对硅工艺来说是一种非常完美的绝缘材料。从栅极到连线绝缘 层．一般都采用二氧化硅。一般来说低介电材料的稳定性(热稳定，化学稳定)都比二氧化 硅差。如果要以低介电材料来替代二氧化硅作连线绝缘层，则需寻找合适的工艺，以不破 坏(改变)此材料的特性。 二、蘸材料应用的研究 我们在试验中研究并比较了—些常用的新材料．这些材料包括FOX，／％418，S]OCt 电常数，器增加含氟量，这又导致材料不稳定，且在一定状况下对金属线具腐蚀性。因此 此材料已筏强弃。NANOGLASS的低介电常数特性是来自其疏松性，材料不可避免地缺乏 强度。且其畲意的有机部分易于氧化，而从憎水性转为强力暖水性．而导致其介电常数大 增。其工艺沓溅的黻较大。最终的合成结果并没有体现其抵介电的优势。 下面我们重点介绍两种材斟：FOX和$IOC。并介绍我们对材料的—些研究方法。 1)FOX ／％418为2。7。前者是HSQ，为无机材料．后者是MsQ有机材料。 H的憎水性丽使材料的介电常数较低。 2000年10月·广西·北海 第七届全国固体薄膜学术会议 “￡曩 A418由于具有较低的介电常数，所以在开始阶段较有吸引力。然而初步的试验发现， 由于其含有大量的炭(15％)(表现结构为CH3，是材料低介电常数的原因)，其暴露于连接 孔的部份极易在连接孔干洗时被氧化。且材料被氧化后极易吸收水汽，这些水汽在钛，氮化 钛层镀上连接孔时及镀后的脱气工艺步骤时逸出而破坏钛虞化钛层，导致钨塞填充失败。 这就是所谓的毒连接孔。失败后的表现根据钛层的破坏程度一般有两种形式．一是空，半空 钨塞．一是隆起(见图二)。由于被破坏的A418材料仅是暴露于连接孔的部份(金属线上 面)，可以采用回刻(E1fC皿AcK)方法去掉金属线上的A418材料来避免毒连接孔。但是 由于旋涂法工艺所产生的材料层厚度在不同的金属结构上是有较大差别的(如在太面积焊 盘上的厚度是400rim，在0。2Sum线上的厚度只有100m)，回刻这—额外的工艺步骤只 能减轻问题，而无法达到理想的效果。而且线宽越窄，回刻的作用越有限。 在试验FOX时，我们也发现类似的毒连接孔的问题，虽然不很严重，但已足以影响 到合格率。分析表明．FOX里的SI-H棒较脆弱，易被氧化而成为二氧化硅类物质。在一 般的氧化中，此材料氧化为疏松的二氧化硅，且从抗水性变为亲水性。FOX的氧化反应可 能发生在两处流程中．一是FOX的热处理(400度，半小时)。此步骤需在纯氮气的炉内热 处理，如果氧的浓度略高，热处理后的FOX已部份氧化，并在后续步骤中吸湿，变质。二 是连接孔干刻后的干洗步骤内，FOX易被氧等离子体氧化。第一种情况主要取决于设备， 74 20(30年10月·广西·北簿 第七届全国固体薄膜学术会议 第二种状况主要取决于干洗工艺，即选用特定的干洗工艺，以达到对材料的破坏(氧化) 程度最小。另外，研究表明}氧忱的鞴嚏蠹易嘲赡但也较品脱水。因此在镀钛层前的脱 。1 气步骤非常重要。 ， 二 为了尽量减少FOX的退化，提高音捂率，我们需要优化连接孔的干洗工艺，使此工艺 对FOX的破坏最小。为此，我们采用了两种手段来研究FQX的退化。 第一种方法是用FTIR来测经不褥工艺(如