低相噪数字锁相环式频率综合器.pdfVIP

低相噪数字锁相环式频率综合器 高树延 西安电子l捏邗究所 7【0100) 【摘要】本文介绍了低相噪NPLL频率练台器的设计及实验结果。提出用无源王{、路 滤波器比用有源环路滤波器更好，可获得低相噪设计。 无源环路滤波器 【关键词】低棚噪数字锁相环(NPI，L) 1． 间接数字式频率综合器的分析 · 频率综合器分为直接式和问接式．每种类肇叉可分为模拟式和数字式。用锁相研、 来综合频率叫间接式频率练台，该方法电咯比直接式综合方法简单．但综台原理和分 析理论复杂，关于这方面的详细分析有很多专著都进行了详细分析研究．这里不再重 复。本文只围绕数字锁相环的低相位噪声问题进行一些实际的工程讨论，并给出工程 设计调试的结果和一些设计要领， 数字锁相环的基五工作原理 图1给出了数字锁相环的基本原理框副．它与模拟锁相环所不刚的是旮Vcu与鉴 相器之间加入r司变分频器，来实现V(¨频率的跳变，简化1程应用。另吓同是模 拟镄相环一般，吏州f弦鉴相器．咖数{’丰l|i梢环使用数字式的鉴颂鉴相器。它的理泛 分析及相噪分析很多著作也都有介绍。 图1数字锁相环原理框图 由巨】看出．v(0的振荡频率f(经过可变分频器除N．控制N的大小．把f(、分频 到¨，并使iN等F和接近fr频率．再经过锁相环的控制作用把fc锁定， 数字锁相甄的优缺点 数字锁相环的优点是便于实现集成．所以频综可做得件秘小、重量轻、成本低、 可实现小步进的跳颁、频率分辨率高、锁相叫、肯宽宽、小易失锁、应用方便可靠、频 章源输川频带宽、跳频控制方便等优点． 数字锁相环的缺点。由J--{女用r可交分频器．使整个频综输出相噪受到限龃．从 锁相环的传递函数可以看出，分频次数、对输i{J相噪的影响在分子上．卧～越大，输 出相喂特变坏。从物理意义l可以解释成N越大，把VCO的相位误差受小J’，送给鉴 h 相器的相位误摹被除J’N倍，所以锁相l’、列Vr0的相位误非的校I『i跟踪能JJI。rf”． 必然馒输’H年f1啦交抒、J’hf；， 2． 低噪声数字式频率综台器的设计 数字式频率综合器一般同图l所小，I；II—J蹙分频器、整频 箍柑器段环路滤波器、 VCO等电路组成。为r缩小体积，乍i前{}往峨Ⅵ10外，将其余部分均集成为‘块集成电 路里。这些集成锁相环的资料里．把环路滤波器都用有源低通滤波器，r是在很多应 用中，频率综台器的输出相噪都受到限制，达z；到最住状志。 本文了1大量的L程应用基础』．．对{部分进行了改造，使用无源低通比例积分滤 波器来替代有源低通滤波器．使锁扣F、的输d：相噪改善jOdl左右，哒到，低相噪的目 的。 一般使用数字式频率综合器都是为丁满足输出频带宽、频率步进小、多点频率工 作时使用。如果要求一个频率点工作．或者几个频率点．频率步进大的情况F使用， 采用直接合成方案可能更好。本文分析一种低相噪、宽频带输出、小频率步进锁相环 的设计。要求输出频带宽，则VCO的输划频带必须宽，同时vco』正控灵敏度的线性必 须好。这样v(、0压控灵敏度很高，使得整个锁相环路的增益根高．己满足高增益耶路 的要求．所以爪需要再用有源滤波器，大量资料提供的环路滤波器均为有源滤波器， 所咀使整个环路的相噪没有设计到最佳状态，近几年来．大量设计均使用了无源比例 低通滤波器，步tDn低增益直放的方案，是数字锁相环的输出相噪得到大大的改善。 数字锁相环内插的分频器．分频次数往往都很高，使锁相环的基底相噪抬起，所 以对基准晶振的相噪要求往往也并不严格丁。 3．L波段数字锁相环 近儿年来，使用集成锁相环q32：憾设计r各种数字式频蜜源。现将有关数据介绍 如F： 第一种频率源要求输出频率IO／tz引i556250Hz．额率步进625)ttz，共跳90小 输出功率大于30mW．输出杂散均优于65dBc．存L波段各点频率输出相噪由表】给H!。 表1 L波段数亨式锁相环频综输出相噪 I