verilog语言写的一频率计,代码+思路.pdfVIP

高级频率计设计 罗中明080400226 杜萌 080400212 北京印刷学院 课 程 设 计 报 告 课程设计名称：电子系统综合课程设计 课程设计题目：频率计 专业：电子信息工程专业 班级：08 电-2 学生姓名：罗中明 杜萌 学号：080400226 080400212 指导老师：唐英杰 时间： 2011年 6月27 日 至 2011 年 7 月 8 日 1 高级频率计设计 罗中明080400226 杜萌 080400212 频率计课程设计实验报告 一、设计任务要求 1、 基本要求： 设计一个 3 位十进制数字显示的数字式频率计，其频率测量范围在 1MHz 内。量程分 别为 10kHz,100kHz和 1MHz三档，即最大读数分别为 9.99kHz,99.9kHz 和 999kHz。 这里要求量程能够自动转换，具体要求如下： 1）、当读数大于999 时，频率计处于超量程状态，此时显示器发出溢出指示 （最高位显示F，其余各位不显示数字），下一次测量时，量程自动增大一档。 2）、当读数小于099 时，频率计处于欠量程状态，下一次测量时，量程自动减 小一档。 3）、采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显 示测频结果，并将此显示结果保持到下一次计数结束，显示时间不小于 1s。 4）、小数点位置随量程变更自动移位。 二、设计方案 1、系统功能（基本功能和附加功能） 基本功能：显示待测频率，LED灯显示小数点，显示待测频率的量程。 附加功能：实现量程自由变化，通过拨码开关控制待测频率大小。 2、系统设计方案说明 2 高级频率计设计 罗中明080400226 杜萌 080400212 控 制 时 钟 输 入 50MHZ 分频 计数 量 程 BCD 和 显 显示 示 被测信号 1、分频模块：由于测频时不同量程档需要不同的时基信号，分频模块是必不可少的。 系统通过试验箱给定的50MHZ的频率通过分频变成0.5HZ，即1秒钟得计数时间，通 过1秒钟的记数时间里待测频率上升沿的数量实现频率测定，待测频率通过分频， 多路器等实现各频率的测定 2 计数模块：想要实现频率的测定，其实就是在1秒钟的计数时间里对待测频率信 号上升沿进行计数，所以计数模块是不可缺少的，本计数器需输出指示超量程和欠 量程状态的信号。 3 量程控制模块：对待测频率的量程进行判断，确定量程以后，根据不同的量程 ， 在试验箱上显示，我们的设计是4个量程（1，2,3量程和超量程）。： 4 BCD译码模块：用到实验箱SOPC上的6个静态共阳数码管中的后三个数码管，并 且试验箱内部有译码器，只需要输入4位数就可以在数码管上显示。 三、各模块程序如下： 1、 分频模块程序： 1）百分频模块程序： module plj(clk,dings