基于FPGA的快速中值滤波算法.pdfVIP

第26卷第1期 计 算 机 应 用 研 究 Vo1．26No．1 2009年 1月 ApplicationResearchofComputers Jan．2009 基于 FPGA的快速中值滤波算法水 王宇新，贺圆圆，郭 禾，龙 珠 (大连理工大学计算机科学与技术系，辽宁大连 116023) 摘 要：针对传统中值滤波算法排序量多、速度慢的缺点，提出了一种基于FPGA的中值滤波快速算法。充分 利用两个相邻滤波窗口中的相关排序信息，随着一列新像素的移入，同时更新已有的排序信息，从而完成中值滤 波 理。该算法将每个窗口查找中值的比较次数降到很低，达到了快速抑制噪声及保持图像细节的 目的。 关键词：现场可编程 门阵列 ；中值滤波；Verilog；实时图像处理 中图分类号 ：TP391 文献标志码：A 文章编号 ：1001—3695(2009)01—0224—03 FPGA-basedalgorithm offastmedianfilter WANG Yu—xin，HEYuan—yuan，GUO He，LONG Zhu (Dept．ofComputerScience＆Technology，DalianUniversityofTechnology，DalianLiqoning116023，China) Abstract：Inordertosolvetheproblem thatthespeedofclassicalmedianfilterwasslowbecauseofalotofsorting，thispaper proposedanewalgorithmofmedianfilterbasedonFPGA．Itmadefulluseofthecoherenceofdataadjacentwindowsandcon— pletedthemedianfilterprocessingbyaddingthenewcolumnofpixelswhileupdatingtherestofthearrangedpixels．Thealgo— rithm Callreducethenumberofcomparisons，andachievethegoalofnoisesuppressionandimagedetailskeepinginafast speed． Keywords：FPGA；medianfilter；Verilog；real—timeimageprocessing 中值滤波是一种非线性滤波方法，既可以消除随机噪声和 素，对每个像素点及其邻域取中值需要进行36次比较排序运 脉冲干扰又可以很大程度地保留图像的边缘信息，近年来在图 算。可见，传统中值滤波算法虽然比较简单，但是运算量大，在 像平滑和数据分析与处理等多个领域中得到广泛应用。随着 FPGA中实现时需要消耗大量片上资源，速度慢，无法满足实 微电子技术与工艺的迅猛发展，现场可编程门阵列 (FPGA)以 时性要求。 其可编社 、低成本性、高逻辑密度和高可靠性，得到了越来越 广泛的应用。本文介绍了一种高效中值滤波器的设计及其在 2 算法分析 FPGA上的实现方案，并用Xilinx公司的开发工具 ISE8．2和 针对传统实现中值滤波方法的缺点，文献[3]中应用快速 Verilog硬件开发语言进行了仿真验证。 排序算法，以滤波窗口中所有元素值的平均值为界进行划分 (FSMF)。每次选取大集合以其均值进行划分，直到分解的两 1 传统中值滤波原理 个集合元素个数均小于滤波子窗口总元素个数的一半，再对两 传统中值滤波算法