TLP应力下深亚微米GGNMOSFET特性的仿真.pdfVIP

第 26 卷 　第 10 期 半 　导 　体 　学 　报 Vol . 26 　No . 10 2005 年 10 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S Oct . ,2005 TL P 应力下深亚微米 GGNMOSFET 特性的仿真 朱志炜 　郝 　跃 ( 西安电子科技大学微电子学院 宽禁带半导体材料与器件教育部重点实验室 , 西安 　7 1007 1) ( ) 摘要 : 对 TL P 传输线脉冲 应力下深亚微米 GGN MO S 器件的特性和失效机理进行了仿真研究. 分析表明 ,在 TL P 应力下 ,栅串接电阻减小了保护结构漏端的峰值电压 ;栅漏交迭区电容的存在使得脉冲上升沿加强了栅漏交 叠区的电场 ,栅氧化层电场随着 TL P 应力的上升沿减小而不断增大 ,这会导致栅氧化层的提前击穿. 仿真显示 ,栅 漏交迭区的电容和栅串接电阻对 GGN MO S 保护器件的开启特性和 ESD 耐压的影响是巨大的. 该工作为以后的 TL P 测试和标准化提供了依据和参考. 关键词 : 静电放电; 传输线脉冲 ; 氧化层电场 PACC : 0570 ; 7220J ; 44 10 　　　EEACC : 0290 ; 2530 ; 2550X 中图分类号 : TN 386 1 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2005) 保护结构进行测试 , 以利于保护结构的设计. 自从 1 　引言 1985 年 Maloney 和 Khurana 引入 TL P 测量方法用 于 ESD 参数测试 以来[ 1] ,这项技术 已经成为减小 先进的 ESD 保护电路应该具有三个要素 :一是 ESD 保护电路设计周期的最有效的工具之一. TL P 要有比较好的电压钳位能力 ;二是失效电流必须足 ( ) 方法使用方波脉冲对待测器件 DU T 进行测试 ,方 够大 ;三是开启时间必须足够小. 实践中发现深亚微 波的脉宽经过选择 ,具有与 HBM ESD 测试相同的 米 CMO S 集成电路因静电放电而损坏的情形越来 能量范围[2 ] ,可以对 DU T 产生与 HBM ESD 应力 越严重 ,必须对深亚微米保护电路的特性进行深入 相同程度的损伤. 的研究 ,并在此基础上进行改进以达到更好的保护 虽然 TL P 得到了应用 ,但是由于 TL P 系统的 效果. 自保护栅接地 N MO SF E T ( GGN MO SF E T) 建立和调试非常困难 ,而且随着工艺技术的进步 , 是最常用的 ESD 保护结构之一 ,可以在 ESD 事件 TL P 测试中的物理机理和失效分析也更加复杂. 到 中开启 、泄放 ESD 电流 , 我们 的研究主要集 中在 目前为止 ,几乎大部分半导体公司在提交使用 TL P GGN MO SF E T 保护结构上. 测试得到的保护结构 ESD 加固能力数据的时候 ,都 目前对于 ESD 保护结构主要 的测试手段是 没有清楚地指出 TL P 测试的细节条件. 且在这些报 ( ) H