DSP课程设计（论文）-FIR滤波器设计.doc

1 FIR滤波器设计概述 1.1 设计背景 在许多数字信号处理系统中，FIR滤波器是最常用的组件之一，它完成信号预调、频带选择和滤波等功能。滤波器在截止频率的边沿陡峭性能虽然不及11R滤波器，但是，考虑到FIR滤波器严格的线性相位特性和不像IIR滤波器存在稳定性的问题，FIR滤波器能够在数字信号处理领域得到广泛的应用。数字滤波器（Digital Filter，简称为DF）是指用来对输入信号进行滤波的硬件和软件。所谓数字滤波器，是指输入、输出均为数字信号，通过一定运算关系改变输入信号所含频率成分的器件。数字滤波器和模拟滤波器相比，因为信号的形式和实现滤波的方法不同，数字滤波器具有比模拟滤波器精度高、稳定、体积小、重量轻、灵活、不要求阻抗匹配等优点。对于一般的数字滤波器，按照单位冲激响应可分为无限长冲激响应IIR系统和有限长冲激响应FIR系统。在FIR系统中，则用一个有理多项式表示的系统函数去逼近所需要的频率响应，即其单位冲激响应h（n）在有限个n值处不为零。 FIR滤波器则可在幅度特性随意设计的同时，保证精确、严格的线性相位特性。这在要求相位线性信道的现代电子系统，如图像处理、数据传输等波形传递系统中，是具有很大吸引力的。而且，其单位冲激响应是有限长的，不存在不稳定的因素，并且可用因果系统来实现。相较于IIR滤波器， FIR滤波器有以下的优点：可以很容易地设计线性相位的滤波器。 线性相位滤波器延时输入信号，却并不扭曲其相位。实现简单。 在大多数DSP处理器， 只需要对一个指令积习循环就可以完成FIR计算。在实际中，所有的DSP滤波器必须用有限精度实现，而在IIR滤波器中使用有限精度会产生很大的问题，由于采用的是反馈电路，因此IIR通常用非常少的bit实现，设计者就能解决更少的与非理想算术有关的问题。可以用小数实现。 不像IIR滤波器，FIR滤波器通常可能用小于1的系数来实现。当使用定点DSP的时候，这也是一个考虑因素，它能使得实现更加地简单C上模拟DSP的指令集和工作机制，主要用于前期算法实现和调试。硬件在线编程可以实时运行在DSP芯片上，与硬件开发板相结合进行在线编程和调试应用程序。 CCS工作环境如下图1所示： CCS包含了源代码编辑器、工程管理器、编译器、链接器和调试器，包含了DSP/BIOS插件及API函数和RTDX插件、主机接口及API函数，它们组合完成对工程的设计及开发。在计算机端，用户使用源代码编辑工具来编写源代码文件。用户使用配置工具来定义用户程序中使用的对象，然后使用编译器和链接器来生成使用可执行代码，并通过JTAG接口将可执行代码下载到目标系统中。DSP分析工具允许用户在CCS集成开放环境中检测目标系统中的CPU负载，定时，日志，线程图等信息，这需要JTAG接口和RTDX插件的支持。 3 FIR设计过程 3.1 FIR滤波器的设计流程图 3.2 FIR滤波器的设计原理 有限长单位冲激响应滤波器，是数字信号处理系统中最基本的元件。可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。 FIR滤波器无反馈回路，是一种条件稳定系统，可以设计成具有线性相位特性。设FIR滤波器的系数为h(0)、h(1)、h(2)、h(3)···h(N-2)、h(N-1)；X(n)表示滤波器在n时刻的输入，则n时刻的输出为： FIR数字滤波器的结构如图2所示: 3.3 FIR滤波器的设计方法 本次设计的基本思路是利用CCS软件完成一个15阶FIR的低通滤波器的设计，并根据傅里叶级数知，周期信号可以由若干离散频率的正弦波的叠加形成，通过对方波和不同谐波正弦波的叠加的滤波，完成对高频的滤除，剩下一次基波正弦波。其中在CCS软件中实现的两个不同长度的序列的时域卷积，即实现的是频域中的低通滤波。FIR低通滤波器的时域参数，不同正弦波的叠加所产生的序列，以及方波的序列参数均由MATLAB软件平台实现。通过加载到CCS编程过程中开辟的数据空间，由卷积程序实现滤波过程。 实现滤波之后需要对所滤出的波形及数据进行检验，可通过CCS软件所提供的频谱进行分析；滤波之后的数据可通过与MATLAB卷积后的设计数据进行对比检验设计是否正确和符合设计要求。 本设计采用循环缓冲区法： 循环缓冲区法特点如下： 1 对于N级FIR滤波器，在存储区中开辟一个N单元的缓冲区（滑窗），用来存放必威体育精装版的N个输入样本； 2 从必威体育精装版样本开始取数； 3 读完最后一个