网站大量收购独家精品文档,联系QQ:2885784924

EDA技术课程设计报告-LED点阵汉字显示.doc

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课程设计报告 题目: LED点阵汉字显示 姓 名 学 号 班 级 指导教师 2012年 1 月 12 日 要求: 1.指导教师按照课程设计大纲要求完成学生课程设计指导工作。 2.课程设计任务书由指导教师照大纲要求填写,内容要全面。 3.课程设计报告由参加本学生填写。课程设计结束时交指导教师。 4.指导教师要根据每一位学生课程设计任务完成情况,认真审核设计报告,并在课程设计结束时,给出客观、准确的评语和成绩。 5.课程设计任务书和报告要语言流畅,图表正确规范。 课程设计任务书 班级 姓名 学号 课程设计题目 LED点 阵 汉 字 显 示 课程设计起止日期 2011年12月26日 至 2012年1月1 图1 PCtoLCD生成汉字“字”及其编码 表1 SEL与L对应关系 SEL3-SEL0 L0-L15 0000 0000000000000000 0001 0000000000000000 0010 0001111111111000 0011 0000100010001000 0100 0000100010001000 0101 0000100010001000 0110 0000100010001000 0111 0111111111111111 1000 1000100010001000 1001 1000100010001000 1010 1000100010001000 1011 1000100010001000 1100 1001111111111000 1101 1000000000000000 1110 1111000000000000 1111 0000000000000000 2.“电”字显示原理及各模块工作原理 2.1“电”字显示原理图 “电”字显示原理图如图2.1所示。 图2.1 “电”显示原理图 其中CLK接时钟信号,LIE[15..0]接L15—L0,SEL[3..0]接sel3—sel0。 根据前面提到的原理可知,要在点阵屏幕上显出“电”字,只需sel端接16进制计数器,因此需要计数器模块。当sel为不同值时对应不同的L值,因此还需有数据选择模块。 2.2计数器模块工作原理 (1)VHDL代码 此模块VHDL代码如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNT16 IS --定义实体:16进制减法计数器 PORT( CLK : IN STD_LOGIC; --定义端口:输入为CLK,输出为位矢量sel sel : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END ENTITY COUNT16; ARCHITECTURE BEHV OF COUNT16 IS --定义结构体 SIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(CLK) --定义进程,上升沿触发 BEGIN IF (CLKEVENT AND CLK=1) THEN CQI=CQI-1; --从右向左扫描 END IF; sel=CQI; END PROCESS; END ARCHITECTURE BEHV; 其中输入为CLK,输出为位矢量SEL,CLK上升沿触发,SEL依次减1,从而实现从“1111”到“0000”的循环改变。 (2)计数器模块仿真 此模块的仿真图如图2.2所示。 图2.2 16进制计数器仿真图 从仿真图中可以看出此模块可以实现SEL从“1111”顺次降到“0000”的功能。 2.3 数据选择模块工作原理 (1)此模块VHDL代码如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY jiandanyima IS PORT(sel : IN STD_LOGIC_VECTOR(3 DOWNTO 0

您可能关注的文档

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档