网站大量收购独家精品文档,联系QQ:2885784924

EDA技术课程设计-交通控制器设计.doc

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课程设计 课题: 交通控制器设计 系 别: 电气与电子工程系 专 业: 电子信息工程 姓 名: 学 号: 指导教师: 河南城建学院 2011年月日 一、设计目的 - 3 - 二、设计要求 - 3 - (2).熟悉掌握常用仿真开发软件,比如: Quartus II或Xilinx ISE的使用方法。 - 3 - (4).学会用EDA技术实现数字电子器件组成复杂系统的方法;学习电子系统电路的安装调试技术。 - 4 - 三、总体设计原理与内容 - 4 - 1、设计内容 - 4 - 四、EDA设计及仿真 - 6 - 1、主控制程序 - 6 - 2、交通灯仿真结果及数据分析 - 10 - 五、硬件实现 - 11 - 1、给出硬件实现引脚图 - 11 - 2、硬件实现照片 - 13 - 六、设计总结 - 13 - 1、设计过程中遇到的问题及解决方法 - 13 - 2、设计体会 - 14 - 3、对设计的建议 - 14 - 七、设计生成的电路图(见附图) - 14 - 参考文献 - 15 - 附图一 - 15 - 附图二 - 17 - 一、设计目的 通过对FPGA(现场可编程门阵列)芯片的设计实践,使学生掌握一般的PLD(可编程逻辑器件)的设计过程、设计要求、设计内容、设计方法,能根据用户的要求及工艺需要进行电子芯片设计并制定有关技术文件。培养学生综合运用已学知识解决实际工程技术问题的能力、查阅图书资料和各种工具书的能力、工程绘图能力、撰写技术报告和编制技术资料的能力,受到一次电子设计自动化方面的基本训练。 培养学生利用EDA技术知识,解决电子设计自动化中常见实际问题的能力,使学生积累实际EDA编程。通过本课程设计的学习,学生将复习所学的专业知识,使课堂学习的理论知识应用于实践,通过本课程设计的实践使学生具有一定的实践操作能力1. 了解交通灯的亮灭规律。 2. 了解交通灯控制器的工作原理。 3. 熟悉VHDL语言编程,了解实际设计中的优化方案。 掌握 Quartus II或Xilinx ISE使用方法能熟练运用软件设计并仿真电路;学会用数字电子器件组成复杂系统的方法用设计一个十字路口的交通信号灯控制器,控制A、B两条交叉道路上的车辆通行,具体要求如下: 1)、每条道路设一组信号灯,每组信号灯由红黄绿3个灯组成,绿灯表示允许通行红灯表示禁止通行,黄灯表示该车道上已过停车线的车辆继续通行,未过停车线的车辆停止通行。 2)、每条道路上每次通行的时间为25s。 3)、每次变换通行车道之前,要求黄灯先亮5s,才能变换通行车道。 4)、黄灯亮时,要求每秒钟闪烁一次。 图3-3交通灯的时间转向图 四、EDA设计及仿真 1、主控制程序 Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; Use ieee.std_logic_arith.all; Entity controller is Port (clk8: in std_logic; Reset: in std_logic; hold: in std_logic; reda,greena,yellowa:out std_logic; redb,greenb,yellowb:out std_logic; displaya,displayb,displayc,displayd:out std_logic_vector(0 to 6)); end; architecture control of controller is signal countnum: integer range 0 to 50; Signal clk: std_logic; Signal numa,numb,numc,numd: integer range 0 to 9; signal noa,nob:integer range 0 to 25; Signal Qina,qinb,qinc,qind: std_logic_vector(3 downto 0); signal clock:std_logic; signal clock1:std_logic; signal tout: integer range 0 to 3; begin Process(clk8) ;分频 begin If rising_edge(clk8) then If tout=3 then Tout=0; clock1=not clock1; Else tout=tout+1; End if; end if; clk=clock1; End proc

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档