低压低功耗模拟集成电路设计技术及展望【荐】.pdfVIP

维普资讯 第 36卷第 1期 微 电 子 学 Vo1．36．№ 1 2006年 2月 M icroetec|rontcs Feb．2006 · 综合评述 · 低压低功耗模拟集成电路设计技术及展望 邹志革，邹雪城，黄 峰 (华中科技大学 电子科学与技术系，湖北 武汉 430074) 摘 要 ： 低压 、低功耗模拟集成电路设计受到多种 因素的制约。围绕这些制 约因素 ，回顾 了国 内 外在模拟集成电路低压、低功耗设计领域的方法和技术的发展现状 ，主要涉及 ：轨对轨设计技术、亚 阈值工作 区技术、阈值电压降低技术、组合 晶体管技术 、横 向BJT技术、S0I技术等。分析并比较 了各种设计方法的优 劣；并对模拟 电路低压低功耗设计技术的发展趋势进行 了展望 。 关键词 ： 低压低功耗；模拟 集成 电路 ；轨对轨 ；亚阈值工作区；SOI 中图分类号： TN431．1 文献标识码 ： A 文章编号：1004—3365(2006)0卜0060—06 Low—Voltage／Low—PowerTechnologyforAnalogIC’SanditsProspect ZOU Zhi。ge，ZOU Xuecheng，HUANG Feng (Dept．ofElec．Sci．andTechno1．，Huazhong~SniversityoJscienceandTechnology．Wuhan，Hubei430074，P．R China) Abstract： Developmentoflow voltageand low powerdesignmethodologiesand technologiesforanalog IC’S aroundtheworldisreviewed，whichincluderail—to—rai1，subthresholdoperation，thresholdVoltagereduction．corn posedtransistor，lateralBJT，SOIandSOon．Theiradvantagesanddisadvantagesareanalyzedandcompared．And finally，thefuturedevelopmenttrendofthelow voltageandlow—powertechnologyforanalogIC’Sisdiscussed． Keywords： Low power／low-voltage；AnalogIC；RailtoRail；Subthresholdoperation；SOl EEACC： 1210 技术 ，CMOS工艺已被广泛应用在集成电路 的低压 引 言 和低功耗设计中。在低压和低功耗设计技术 中，数 字电路因为规模大 ，采用低功耗设计效果明显 ，较早 CMOS工艺水平 的提高 ，使得 MOS器件 的沟 受到人们重视。因此 ，数字集成 电路的低功耗设计 道长度相应变小 ，这就要求芯片设计时采用更低 的 研究范围广泛，成果较多，已经成为通用 的数字集成 电源电压。芯片集成度和工作时钟频率的提高 ，直 电路设计 的一个重要分支 。低功耗设计方法被广泛 接导致芯片功耗 的增加 。功耗增加使芯片面临着高 应用在数字集成 电路的设计 中‘，取得 了明显 的经济 温工作 的危险，降低芯片乃至系统的工作稳定性。 效益 。 为了提高工作稳定性，需要采用更加复杂的芯片封